申请/专利权人:三星电子株式会社
申请日:2023-07-10
公开(公告)日:2024-05-10
公开(公告)号:CN118019324A
主分类号:H10B12/00
分类号:H10B12/00;H01L21/768
优先权:["20221108 KR 10-2022-0148191"]
专利状态码:在审-公开
法律状态:2024.05.10#公开
摘要:提供了一种制造集成电路器件的方法。所述方法包括:在衬底上形成多个位线结构和位于所述多个位线结构之间的多个接触插塞,每一个所述位线结构包括位线和绝缘覆盖图案;从所述多个接触插塞形成多个凹陷接触插塞并且在所述多个凹陷接触插塞上形成多个凹陷空间;在所述多个位线结构和所述多个凹陷接触插塞上形成具有开口的雕刻绝缘图案;通过经由所述开口部分地去除每个位线结构的所述绝缘覆盖图案,形成多个切断空间;以及形成多个导电着陆焊盘,所述多个导电着陆焊盘中的每一个导电着陆焊盘位于所述多个凹陷空间中的对应凹陷空间和所述多个切断空间中的对应切断空间中,并且接触所述多个凹陷接触插塞中的对应凹陷接触插塞的上表面。
主权项:1.一种制造集成电路器件的方法,所述方法包括:在衬底上形成多个位线结构和位于所述多个位线结构之间的多个接触插塞,每一个所述位线结构包括位线和绝缘覆盖图案;通过部分地去除所述多个接触插塞中的每一个接触插塞,分别从所述多个接触插塞形成多个凹陷接触插塞,并且分别在所述多个位线结构之间的所述多个凹陷接触插塞上形成多个凹陷空间;在所述多个位线结构和所述多个凹陷接触插塞上形成具有多个开口的雕刻绝缘图案,所述多个开口被布置为分别在水平方向上从所述多个凹陷接触插塞移位;通过经由所述多个开口部分地去除所述多个位线结构中的每一个位线结构的所述绝缘覆盖图案,形成多个切断空间,所述多个切断空间分别连接到所述多个凹陷空间并且在垂直方向上与所述位线的至少一部分交叠;以及形成多个导电着陆焊盘,所述多个导电着陆焊盘中的每一个导电着陆焊盘位于所述多个凹陷空间中的对应凹陷空间和所述多个切断空间中的对应切断空间中,并且接触所述多个凹陷接触插塞中的对应凹陷接触插塞的上表面。
全文数据:
权利要求:
百度查询: 三星电子株式会社 制造集成电路器件的方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。