买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜无锡亚科鸿禹电子有限公司申请的专利基于层次化的时钟树建模方法、装置、设备及存储介质获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119047415B 。

龙图腾网通过国家知识产权局官网在2025-03-18发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411545511.1，技术领域涉及：G06F30/396；该发明授权基于层次化的时钟树建模方法、装置、设备及存储介质是由熊风;周斌;闫宇暾;沈坚;李云江设计研发完成，并于2024-11-01向国家知识产权局提交的专利申请。

本基于层次化的时钟树建模方法、装置、设备及存储介质在说明书摘要公布了：本申请公开基于层次化的时钟树建模方法、装置、设备及存储介质，涉及网表文件领域。获取网表文件，从顶层模块开始逐层向内遍历所有实例，确定所有自定义模块和设置待处理模块；将顶层模块设置的树形节点作为待处理节点，遍历其下所有树形接线和树形端口；依次遍历所有设置的待处理节点，遍历所有树形接线和树形端口，逐层确定所有子节点；基于确定的待处理节点创建出树形节点表、接线表、端口表，根据信号路径建立接线链路表；基于建立的表，沿时钟顶层入口，根据层次化结构进行时钟建模。利用该设计方法采样时钟，采样信号保留了原网表的层次结构，调试时插入探针可以快速的找到采样时钟和采样信号，减少查找的时间，提高工作效率。

本发明授权基于层次化的时钟树建模方法、装置、设备及存储介质在权利要求书中公布了：1.一种基于层次化的时钟树建模方法，其特征在于，所述方法包括：获取网表文件，将顶层模块设置为待处理模块，遍历待处理模块下的所有实例，当遍历的实例是FPGA原语时，结束遍历；当遍历的实例是自定义模块时，将自定义模块设置为待处理模块，并将自定义模块设置为待处理模块；依次遍历设置的待处理模块下的所有实例，逐层确定所有自定义模块和设置待处理模块；将顶层模块设置的树形节点TreeNode作为待处理节点，遍历待处理节点下的所有树形接线TreeNet和树形端口TreePort，标记关联关系，并将当前待处理TreeNode的所有子节点设置为待处理节点；依次遍历所有设置的待处理节点，依次遍历其中所有的TreeNet和TreePort，逐层确定其中所有子节点，将其确定待处理节点；基于识别确定的待处理节点以及TreeNet和TreePort的关联关系，创建出树形节点TreeNode表、树形接线TreeNet表、树形端口TreePort表，以及根据网表结构的信号路径建立接线链路NetChain表；构建所述TreeNode表包括：将所述顶层模块设置为层次结构的根节点，自定义模块为中间节点，FPGA原语为叶子节点；将每个实例对应为一个TreeNode，不同TreeNode使用同名或不同名标注，每个TreeNode记录对应的父节点和子节点；对每个TreeNode记录所属的PinPort，将其以TreePort结构记录和存储在端口信息存储器中；每个TreeNode记录所属的接线Net，将其以TreeNet结构记录和存储在接线信息存储器中；读取建立的TreeNode表、TreeNet表、TreePort表，以及NetChain表，沿着时钟顶层入口，根据层次化结构进行时钟建模。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人无锡亚科鸿禹电子有限公司，其通讯地址为：214105 江苏省无锡市锡山区安镇街道丹山路66号兖矿信达大厦A1208；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。