买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜柏拉图(上海)技术有限公司申请的专利一种基于FPGA的细粒度两并行Systolic FxLMS滤波器设计方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN114337604B 。

龙图腾网通过国家知识产权局官网在2025-04-25发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202111623826.X，技术领域涉及：H03H21/00；该发明授权一种基于FPGA的细粒度两并行Systolic FxLMS滤波器设计方法是由袁军;孟祥胜;赵强;李军;王巍;王冠宇;李勤设计研发完成，并于2021-12-28向国家知识产权局提交的专利申请。

本一种基于FPGA的细粒度两并行Systolic FxLMS滤波器设计方法在说明书摘要公布了：本发明请求保护一种基于FPGA的细粒度两并行SystolicFxLMS滤波器设计方法。主要包括3个部分：1SystolicFxLMS滤波器设计2两并行SystolicFxLMS滤波器设计3细粒度两并行SystolicFxLMS滤波器设计。本发明创新点在于研究了细粒度两并行SystolicFxLMS算法在主动降噪耳机中实现的可行性，改善了FxLMS滤波器的收敛性、吞吐量和功耗，该结构在相同的频率下吞吐量是传统结构的2倍，且收敛性接近SystolicFxLMS算法；所提出的8抽头滤波器结构与现有最佳结构相比时钟速度提高52.17％，功耗降低9.28％。

本发明授权一种基于FPGA的细粒度两并行Systolic FxLMS滤波器设计方法在权利要求书中公布了：1.一种基于FPGA的细粒度两并行SystolicFxLMS滤波器设计方法，其特征在于，包括以下步骤：首先进行SystolicFxLMS脉动滤波-X最小均方算法滤波器设计，SystolicFxLMS滤波器用于音频主动降噪；然后进行两并行SystolicFxLMS滤波器设计，两并行SystolicFxLMS滤波器用于低功耗实现音频主动降噪；最后进行细粒度两并行SystolicFxLMS滤波器设计，细粒度两并行SystolicFxLMS滤波器用于高吞吐量实现音频主动降噪；所述SystolicFxLMS滤波器具体包括：自适应滤波模块，用于实现N个权值系数Wn与N个输入信号Xn乘法运算，SystolicFxLMS算法自适应滤波迭代运算公式是yn＝WTnXn；第一误差计算模块，用于实现输出信号yn与噪声信号dn减法运算，SystolicFxLMS算法误差计算迭代运算公式是en＝dn-WTnX'n；第一权值更新模块，由N个进位加法器组成，用来更新N个权值系数，SystolicFxLMS算法权值更新迭代运算公式是Wn+1＝Wn+μenX'n；μ是SystolicFxLMS算法的步长因子；第一次级路径模块，采用LMS算法FIR滤波器进行模型的自适应辨识，来修正LMS算法的误差梯度估计值，SystolicFxLMS算法次级路径迭代运算公式是X'n＝sn*Xn，其中sn表示次级信号，*表示卷积运算，X'n表示滤波后的输入信号；所述两并行SystolicFxLMS滤波器包括：两并行快速FIR滤波器模块，包括3个长度为N2的子滤波器、预处理单元和后处理单元，子滤波器表示W0、W0+W1、W1，预处理单元表示一个加法器、后处理单元表示三个加法器和一个延迟单元，迭代运算公式是Y＝Y0+z-1Y1Y0＝W0X0+z-2W1X1Y1＝W0+W1X0+X1-W0X0-W1X1其中：Y表示两并行快速FIR滤波器输出；Y0表示通道0滤波器输出；Y1表示通道1滤波器输出；W0表示通道0滤波器权值系数；W1表示通道1滤波器权值系数；X0表示通道0滤波器的输入信号；X1表示通道1滤波器的输入信号；z表示延时；第二误差计算模块，用于实现输出信号与噪声信号d0n减法运算，两并行SystolicFxLMS算法误差计算迭代运算公式为： s0n表示通道0次级路径的信号；第二权值更新模块，由N个进位加法器组成，用来更新N个权值系数，两并行SystolicFxLMS算法权值更新迭代运算公式是第二次级路径模块，采用LMS算法FIR滤波器进行模型的自适应辨识，来修正LMS算法的误差梯度估计值，两并行SystolicFxLMS算法次级路径迭代运算公式是其中：s0n表示通道0次级信号；*表示卷积运算；X0'n表示通道0滤波后的输入信号；X1'n表示通道1滤波后的输入信号；所述细粒度两并行SystolicFxLMS滤波器包括：乘-累加运算模块，采用Radix-4Booth编码设计16×16并行定点运算与Wallace树结合实现；融合乘加单元模块，采用部分积产生和Wallace树结合实现，减小关键路径；4:2压缩树模块，以节省进位的方式连接，改变以往基于全加器的部分积压缩标准方式，引入水平数据通路的思想，同时减少压缩树的级数和关键路径延时；进位传播加法器模块，采用Han-Carlson汉卡尔森加法器结构设计，Han-Carlson加法器结构是一种并行前缀加法结构，其需要的总级数是其中N1代表操作位数。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人柏拉图(上海)技术有限公司，其通讯地址为：200000 上海市嘉定区菊园新区环城路2222号1幢JT8890室；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。