买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜燕山大学申请的专利GAA结构的异质结双极晶体管及其制备方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN114284338B 。

龙图腾网通过国家知识产权局官网在2025-04-29发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202111493516.0，技术领域涉及：H10D62/10；该发明授权GAA结构的异质结双极晶体管及其制备方法是由周春宇;李作为;张静;包建辉;尚建蕊;徐超;孙继浩;王冠宇设计研发完成，并于2021-12-08向国家知识产权局提交的专利申请。

本GAA结构的异质结双极晶体管及其制备方法在说明书摘要公布了：本发明提供一种GAA结构的异质结双极晶体管及其制备方法，该晶体管为小尺寸器件，主要利用全环绕栅式场效应晶体管GAAFET的工艺，制备SiSiGe异质结双极晶体管。该结构的发射区与基区形成全包围式异质发射结，基区与集电区形成全包围式集电结，有效增加了发射结的注入效率和集电区抽取载流子的能力。对于SiSiGe异质结，可以通过调节SiGe材料带隙宽度的变化来对载流子进行有效控制；通过提高SiGe基区的掺杂浓度使器件得到较高的Early电压，减小基极电阻，减弱大注入效应；通过减薄基区厚度大幅缩短基区渡越时间，可实现超高频、超高速和低噪声的优异性能。

本发明授权GAA结构的异质结双极晶体管及其制备方法在权利要求书中公布了：1.一种GAA结构的异质结双极晶体管的制备方法，其特征在于：其包括如下步骤：步骤一，在衬底上方形成SiGe第一牺牲层和Si半导体纳米片层交错的SiGeSiSiGe的堆叠结构，半导体纳米片层为n型Si材料，对SiGeSiSiGe的堆叠结构进行刻蚀，剩余的第一牺牲层形成第二牺牲层，剩余的半导体纳米片层形成集电区；步骤二，在SiGeSiSiGe的堆叠结构上方形成虚拟栅，在虚拟栅上淀积Si3N4硬掩膜层；步骤三，在Y方向上，对第二牺牲层的两端进行侧向刻蚀，使得第二牺牲层的两端相对于集电区向内凹陷，未被去除的第二牺牲层形成第三牺牲层，并在器件表面淀积SiO2第一支撑层；步骤四，在所述SiO2第一支撑层上方淀积第一SiON层，并使器件平面化；步骤五，对器件表面向下进行各向异性刻蚀，以虚拟栅为刻蚀停止层，去除Si3N4硬掩膜层以及部分SiO2第一支撑层和部分第一SiON层，未被去除的SiO2第一支撑层和第一SiON层形成SiO2第二支撑层和第二SiON层；步骤六，去除虚拟栅形成第一凹槽，接着采用选择性横向刻蚀去除第一凹槽正下方对应的第三牺牲层，未被去除的第三牺牲层形成第四牺牲层，使位于第一凹槽内的集电区悬于衬底上方，并使其圆角化，形成剖面图为跑道状结构；步骤七，在第一凹槽中淀积SiO2第一绝缘层，接着对器件进行平面化；步骤八，旋涂一层光刻胶，将掩膜版上的图形转移到光刻胶，以光刻胶为掩膜，在Y方向上，去除第四牺牲层正上方的SiO2第二支撑层和第二SiON层，并去除第四牺牲层，从而形成第二凹槽和第三凹槽，未被去除的第二SiON层形成第三SiON层，未被去除的SiO2第二支撑层形成SiO2第三支撑层，使位于第二凹槽和第三凹槽的集电区部分悬于衬底上方，并使其圆角化，形成剖面跑道形状的结构，然后在800℃～1200℃的温度下进行氢退火；步骤九，在位于第二凹槽和第三凹槽的集电区周围，外延生长基区；步骤十，去除光刻胶，在第二凹槽和第三凹槽淀积SiO2，对器件进行平面化，然后在Y方向上，去除SiO2第一绝缘层两侧的部分所述SiO2，从而形成第四凹槽和第五凹槽，在第四凹槽和第五凹槽内集电区和基区部分悬于衬底上方未被去除的SiO2与SiO2第三支撑层共同形成第四支撑层；步骤十一，在位于第四凹槽和第五凹槽的基区周围，外延生长形成发射区，去除第三SiON层接着再次淀积SiO2，并采用CMP方法使器件平面化，此步骤淀积的SiO2与步骤十中未被去除的SiO2共同形成第二绝缘层；步骤十二，步骤十一得到的器件表面淀积高应力的Si3N4覆盖层，在Si3N4覆盖层表面分别刻蚀出集电极窗口、基极窗口和发射极窗口，并在各窗口内淀积多晶硅，形成集电极、基极和发射极。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人燕山大学，其通讯地址为：066004 河北省秦皇岛市海港区河北大街西段438号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。