买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜安徽大学;合肥中科君达视界技术股份有限公司申请的专利一种多比特存内计算阵列结构及电子设备获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119917452B 。

龙图腾网通过国家知识产权局官网在2025-06-17发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510407817.9，技术领域涉及：G06F15/78；该发明授权一种多比特存内计算阵列结构及电子设备是由彭春雨;王志强;龚枭博;刘浩;孟康;潘洋;张利;张怡设计研发完成，并于2025-04-02向国家知识产权局提交的专利申请。

本一种多比特存内计算阵列结构及电子设备在说明书摘要公布了：本发明公开了一种多比特存内计算阵列结构及电子设备。该结构包括呈矩形排布的多个压控延时电路。每个压控延时电路具有输入端、输出端、压控端以及至少一个控制端。当控制端信号为0时，参考信号通过对应的输入端和输出端产生延时一。当控制端信号为1时，参考信号通过对应的输入端和输出端产生延时二。延时二为所述延时一与延迟调整量之和，延迟调整量与对应的压控端信号呈线性正相关。存内计算阵列结构通过多列压控延时电路以行形式组合产生的延迟调整量表征多个比特输入值和多个比特权重值的乘累加计算结果。本发明实现了多比特输入和多比特权重的乘累加存内计算，可以提供较大的系统级推理精度和效率。

本发明授权一种多比特存内计算阵列结构及电子设备在权利要求书中公布了：1.一种多比特存内计算阵列结构，其特征在于，其包括： 呈矩形排布的多个压控延时电路，其列对应一行比特输入值，其行对应一列比特权重值；每个压控延时电路具有输入端、输出端、压控端以及至少一个控制端；每行中，每个压控延时电路的输出端与下一列的输入端连接；每列的同一控制端相连并接收对应的比特权重值，每行的压控端相连并接收对应的比特输入值；当控制端信号为0时，参考信号通过对应的输入端和输出端产生延时一；当控制端信号为1时，所述参考信号通过对应的输入端和输出端产生延时二；所述延时二为所述延时一与延迟调整量之和，所述延迟调整量与对应的压控端信号呈线性正相关；每个压控延时电路包括高位压控延时单元和低位压控延时单元；每个压控延时单元具有所述输入端、所述输出端、所述压控端、信号相反的两个控制端：控制端一和控制端二；每列中，高位压控延时单元的输出端与下一列高位压控延时单元的输入端连接，低位压控延时单元的输出端与下一列低位压控延时单元的输入端连接；每个压控延时电路中，高位压控延时单元的控制端一与低位压控延时单元的控制端一连接，高位压控延时单元的控制端二与低位压控延时单元的控制端二连接； 存储阵列；每行压控延时电路的控制端一与存储阵列的局部位线LBL连接，控制端二与局部位线LBLB连接； 其中，通过多列压控延时电路的延迟调整量累加，表征多个比特输入值和多个比特权重值的乘累加计算结果；所述计算阵列结构通过以下方式实现乘累加计算： （1）将每列高位压控延时单元产生的延迟调整量的四倍与低位压控延时单元产生的延迟调整量之和作为总调整量； （2）将所述总调整量所含单位调整量的数量作为多个比特输入值与单个比特权重值的乘法累加结果； （3）通过多行压控延时电路对应多个比特权重值，将多个总调整量按权值比例相加，得到多个比特输入值与多个比特权重值的乘法计算结果； （4）通过多行压控延时电路以列形式组合产生的总调整量，表征多个比特输入值与多个比特权重值的乘累加计算结果。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人安徽大学;合肥中科君达视界技术股份有限公司，其通讯地址为：230601 安徽省合肥市经开区九龙路111号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。