Document
拖动滑块完成拼图
个人中心

预订订单
服务订单
发布专利 发布成果 人才入驻 发布商标 发布需求

在线咨询

联系我们

龙图腾公众号
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 恭喜上海鼎阳通半导体科技有限公司曾大杰获国家专利权

恭喜上海鼎阳通半导体科技有限公司曾大杰获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网恭喜上海鼎阳通半导体科技有限公司申请的专利平面型SiC MOSFET器件获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN116259644B

龙图腾网通过国家知识产权局官网在2025-06-20发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202111498285.2,技术领域涉及:H10D62/10;该发明授权平面型SiC MOSFET器件是由曾大杰设计研发完成,并于2021-12-09向国家知识产权局提交的专利申请。

平面型SiC MOSFET器件在说明书摘要公布了:本发明公开了一种平面型SiCMOSFET器件,包括:在两个相邻的沟道区之间的漂移区表面形成有抗JFET区;沟道区的二个以上的第一离子注入区设置为:注入峰值位置越深,注入峰值越大;注入峰值位置越浅,注入峰值越小;抗JFET区的一个以上的第二离子注入区的注入峰值位置和注入剂量设置为:第二离子注入区的注入峰值大小和位置都位于沟道区中的最浅和最深的注入峰值的大小和位置之间。本发明能同时满足阈值电压和降低器件的短沟道效应的要求以及抗JFET区既能满足降低器件的比导通电阻的要求,又能防止增加抗JFET表面的电场强度从而增加器件的可靠性。

本发明授权平面型SiC MOSFET器件在权利要求书中公布了:1.一种平面型SiCMOSFET器件,其特征在于,包括: 形成于第一导电类型掺杂的SiC外延层的选定区域中的沟道区,被栅极结构所覆盖的所述沟道区的表面用于形成导电沟道;所述沟道区外的所述SiC外延层组成漂移区; 在两个相邻的所述沟道区之间的所述漂移区表面形成有抗JFET区; 所述栅极结构也延伸到所述抗JFET区的表面上; 所述栅极结构由形成栅介质层和栅极导电材料层叠加而成; 所述沟道区由二个以上注入峰值位置不同的第二导电类型掺杂的第一离子注入区叠加而成; 所述抗JFET区由一个以上注入峰值位置不同的第一导电类型掺杂的第二离子注入区叠加而成; 所述沟道区中的各所述第一离子注入区设置为: 注入峰值位置越深,注入峰值越大;注入峰值位置越浅,注入峰值越小; 平面型SiCMOSFET器件的阈值电压由注入峰值位置最浅的所述第一离子注入区调节,由注入峰值位置次浅以下的各所述第一离子注入区来降低短沟道效应; 所述抗JFET区的各所述第二离子注入区的注入峰值位置和注入剂量设置为: 各所述第二离子注入区的注入峰值位置深于所述沟道区中的最浅的注入峰值位置,以降低所述栅介质层和所述SiC外延层界面处的电场强度; 各所述第二离子注入区的注入峰值位置浅于所述沟道区中的最深的注入峰值位置,以使器件的击穿电压得到保证; 各所述第二离子注入区的注入峰值大于所述沟道区中的注入峰值位置最浅的所述第一离子注入区的注入峰值,各所述第二离子注入区的注入峰值小于所述沟道区中的注入峰值位置最深的所述第一离子注入区的注入峰值,以实现降低JFET效应从而降低器件的比导通电阻。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人上海鼎阳通半导体科技有限公司,其通讯地址为:201203 上海市浦东新区中国(上海)自由贸易试验区张衡路666弄1号609室;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。