申请/专利权人：西安微电子技术研究所

申请日：2019-11-15

公开（公告）日：2022-05-31

公开（公告）号：CN110854076B

主分类号：H01L21/8238

分类号：H01L21/8238;H01L27/092

优先权：

专利状态码：有效-授权

法律状态：2022.05.31#授权;2020.03.24#实质审查的生效;2020.02.28#公开

摘要：本发明一种提高栅氧可靠性和抗辐射特性的HTOSiO2复合栅CMOS器件及工艺，所述工艺先分别按照铝栅工艺和硅栅工艺在在硅衬底上完成阈值注入，然后按改进的工艺依次生长SiO2栅氧层、形成SiO2氮氧硅层、淀积HTO栅氧层并形成SiO2氮氧硅层，最后完成之后相应的工艺流程；缺陷线在HTO层和SiO2层中随机分布，通过错位排列无法扩展到整个复合栅氧层，避免从HTO层上表面到SiO2层下表面形成的漏电通路问题，提高了栅氧的可靠性，在SiO2和HTO生长后增加了含氮气氛的退火工艺，减少了氧化层中的缺陷和陷阱，进一步提高栅氧的可靠性，并能减少辐射后器件的阈值漂移量从而提高抗总剂量辐射能力。

主权项：1.一种提高栅氧可靠性和抗辐射特性的HTOSiO2复合栅CMOS铝栅工艺，其特征在于，包括如下步骤，步骤1，在硅衬底表面生长氧化硅，之后通过光刻氧化硅进行N阱注入并刻蚀掉该区域的氧化硅；在N阱刻蚀的硅衬底表面通过光刻氧化硅进行P阱注入并刻蚀掉该区域的氧化硅，最后在N阱注入和P阱注入的硅衬底上进行推阱，形成场隔离氧化层；步骤2，先在场隔离氧化层上，通过光刻并刻蚀掉N+源漏区域的场隔离氧化层，进行N+源漏注入和N+源漏推结；再光刻并刻蚀掉P+源漏区域的场隔离氧化层，进行P+源漏注入和P+源漏推结；步骤3，在源漏推结后的硅衬底上进行栅区孔和有源区大孔的光刻，并刻蚀掉栅区孔和有源区大孔上的氧化硅，栅区孔分为NMOS栅区孔和PMOS栅区孔；先在NMOS栅区孔刻蚀开的区域，通过光刻和注入进行NMOS阈值注入，再在PMOS栅区孔刻蚀开的区域，通过光刻和注入进行PMOS阈值注入；步骤4，先采用干法氧化或按照体积比为1:1～1.8的H2:O2湿法氧化在阈值注入后的硅衬底上生长厚度为的SiO2栅氧层，反应温度为800～1000℃，时间为30～120min，并在N2、NO或N2O气氛中于850～1000℃退火30～60min，形成SiO2氮氧硅层；再在SiO2氮氧硅层上淀积一层厚度为的HTO栅氧层，并在N2、NO或N2O气氛中进行退火，形成HTO氮氧硅层；步骤5，先在形成HTO氮氧硅层的硅衬底的有源区大孔中刻蚀有源区欧姆孔，再通过溅射形成AlSiCu金属层，光刻和刻蚀AlSiCu金属层形成栅极和金属连线，最后在所得的硅衬底上进行钝化层的淀积、光刻和刻蚀，并在N2气氛中进行合金，完成提高栅氧可靠性和抗辐射特性的HTOSiO2复合栅CMOS铝栅工艺。

全文数据：

权利要求：

百度查询： 西安微电子技术研究所 一种提高栅氧可靠性和抗辐射特性的HTO/SiO₂复合栅CMOS器件及工艺

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD