申请/专利权人：南京扬贺扬微电子科技有限公司

申请日：2020-10-29

公开（公告）日：2024-04-09

公开（公告）号：CN112395218B

主分类号：G06F12/0882

分类号：G06F12/0882;G06F15/78

优先权：

专利状态码：有效-专利权人的姓名或者名称、国籍和地址的变更

法律状态：2024.04.12#专利权人的姓名或者名称、国籍和地址的变更;2024.04.09#授权;2021.03.12#实质审查的生效;2021.02.23#公开

摘要：本发明公开了一种具有高传输介面的SPI‑NANDFlash存储芯片，包括SPI命令逻辑控制单元、MCU数字逻辑单元、NANDFlash存储单元和DQS管脚；MCU数字逻辑单元包括DDRPing缓冲器和DDRPong缓冲器；NANDFlash存储单元包括静态随机存取存储器和NAND闪存，静态随机存取存储器包括数据缓冲器和寄存器；DQS管脚与SPI命令逻辑控制单元进行信号交换，MCU数字逻辑单元和NANDFlash存储单元进行信号交换，MCU数字逻辑单元内置DDR模式，实现DQS管脚读取NANDFlash存储单元的数据；根据SPI命令逻辑控制单元下发的SPI命令将资料载入数据缓冲器，下启动DDR命令启动DQS做同步信号Clock，通过Clock与DQS的信号而读取资料。

主权项：1.一种具有高传输介面的SPI-NANDFlash存储芯片，其特征在于：包括：可用于下发SPI命令的SPI命令逻辑控制单元、MCU数字逻辑单元、NANDFlash存储单元和DQS管脚；所述MCU数字逻辑单元包括DDRPing缓冲器和DDRPong缓冲器；所述NANDFlash存储单元包括静态随机存取存储器和NAND闪存，所述静态随机存取存储器包括数据缓冲器和寄存器；所述DQS管脚与SPI命令逻辑控制单元进行信号交换，所述MCU数字逻辑单元和NANDFlash存储单元进行信号交换，所述MCU数字逻辑单元内置DDR模式，实现DQS管脚读取寄存器的数据；根据SPI命令逻辑控制单元下发的SPI命令将资料载入数据缓冲器；MCU数字逻辑单元启动DQS信号做同步信号Clock，通过同步信号Clock与DQS信号实现资料读取，包括：当开启DDR模式时，将存放在数据缓冲器中的2个Byte资料预载至寄存器中，在DQS时序为下降缘时，将存放在数据缓冲器中的2个Byte资料预载至寄存器中，当DQS时序为上升缘时，DDRPing缓冲器和DDRPong缓冲器交替与DQS管脚进行数据交换，当DQS管脚完成1个Byte资料的读取后，同步完成预载2个Byte资料至寄存器，当完成读取最后一个Byte资料后，DDR模式关闭。

全文数据：

权利要求：

百度查询： 南京扬贺扬微电子科技有限公司 具有DDR高传输介面的SPI-NAND Flash存储芯片及操作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD