申请/专利权人：三星显示有限公司

申请日：2018-02-27

公开（公告）日：2024-04-23

公开（公告）号：CN108511459B

主分类号：H01L27/12

分类号：H01L27/12

优先权：["20170227 KR 10-2017-0025705"]

专利状态码：有效-授权

法律状态：2024.04.23#授权;2020.02.28#实质审查的生效;2018.09.07#公开

摘要：提供了一种半导体装置，所述半导体装置可以包括：基体基底；第一薄膜晶体管“TFT”，设置在基体基底上；第二TFT，设置在基体基底上；以及多个绝缘层，设置在基体基底上，以限定至少一个虚设孔，所述至少一个虚设孔不与第一TFT和第二TFT叠置。第一TFT可以包括第一输入电极、第一输出电极、第一控制电极和包括晶体半导体材料的第一半导体图案，第二TFT可以包括第二输入电极、第二输出电极、第二控制电极和包括氧化物半导体材料的第二半导体图案。在平面图中，所述至少一个虚设孔和第二半导体图案之间的最短距离可以等于或小于5微米μm。

主权项：1.一种半导体装置，所述半导体装置包括：基体基底；第一薄膜晶体管，设置在所述基体基底上，并且包括第一输入电极、第一输出电极、第一控制电极和包含晶体半导体材料的第一半导体图案；第二薄膜晶体管，设置在所述基体基底上，并且包括第二输入电极、第二输出电极、第二控制电极和包含氧化物半导体材料的第二半导体图案；以及多个绝缘层，设置在所述基体基底上，以限定至少一个虚设孔，所述至少一个虚设孔不与所述第一薄膜晶体管和所述第二薄膜晶体管叠置，其中，在平面图中，所述至少一个虚设孔与所述第二半导体图案之间的最短距离等于或小于5微米，并且其中，所述至少一个虚设孔设置为满足下面的不等式1：[不等式1]2μm×2μm≤Xμm2≤2μm×Yμm，其中，X是所述至少一个虚设孔的总平面面积，并且Y是所述第二半导体图案的长度。

全文数据：半导体装置技术领域[0001]本发明的示例性实施例涉及一种半导体装置，具体地，涉及包括晶体半导体材料和氧化物半导体材料两者的半导体装置。背景技术[0002]半导体装置包括至少一个薄膜晶体管（“TFT”）。TFT包括具有半导体材料的半导体图案。作为半导体装置的示例的显示装置通常包括多个像素和驱动电路，驱动电路用来控制所述多个像素。驱动电路包括至少一个TFT。驱动电路的所述至少一个TFT向像素提供电控制信号。[0003]多个像素中的每个包括像素驱动电路和连接到像素驱动电路的显示元件。像素驱动电路包括至少一个TFT和至少一个电容器。像素驱动电路的至少一个TFT和至少一个电容器基于从驱动电路提供的电控制信号来控制显示元件。发明内容[0004]本发明的示例性实施例提供了一种半导体装置，可以容易地控制该半导体装置的阈值电压。[0005]本发明的示例性实施例提供了一种阈值电压具有高均匀性的半导体装置。[0006]本发明的示例性实施例提供了一种设置有短的氧化物半导体图案并且利于实现高分辨率性质的半导体装置。[0007]根据本发明的示例性实施例，半导体装置可以包括:基体基底；第一薄膜晶体管“TFT”），设置在基体基底上，第一TFT包括第一输入电极、第一输出电极、第一控制电极和包括晶体半导体材料的第一半导体图案;第二TFT，设置在基体基底上，第二TFT包括第二输入电极、第二输出电极、第二控制电极和包括氧化物半导体材料的第二半导体图案；以及多个绝缘层，设置在基体基底上，以限定至少一个虚设孔，所述至少一个虚设孔不与第一TFT和第二TFT叠置。在平面图中，所述至少一个虚设孔和第二半导体图案之间的最短距离可以等于或小于5微米Mi。[0008]在示例性实施例中，所述至少一个虚设孔可以设置为满足下面的不等式1:[0009][不等式1][0010]2umX2um彡Xum2彡2umXYwii，[0011]其中，X可以是所述至少一个虚设孔的总平面面积，Y可以是第二半导体图案的长度。[0012]在示例性实施例中，最短距离可以等于或小于2•5微米。[0013]在示例性实施例中，所述至少一个虚设孔可以不填充有导电材料。[0014]在示例性实施例中，所述至少一个虚设孔的至少一部分可以填充有绝缘材料。[0015]在示例性实施例中，多个绝缘层可以包括：第一绝缘层，设置在第一半导体图案上，并且在第二半导体图案下方；以及第二绝缘层，设置在第二半导体图案上。所述至少一个虚设孔可以被限定为穿透第一绝缘层和第二绝缘层。第一绝缘层可以具有多层结构。[0016]在示例性实施例中，第一输入电极和第一输出电极可以分别经由第一通孔和第二通孔与第一半导体图案接触，第二输入电极和第二输出电极可以分别经由第三通孔和第四通孔与第二半导体图案接触。[0017]在示例性实施例中，所述至少一个虚设孔的底端和基体基底的顶表面之间的距离可以小于第一通孔、第二通孔、第三通孔和第四通孔中的每个通孔的底端和基体基底的顶表面之间的距离。[0018]在示例性实施例中，第二半导体图案的沟道区的长度可以等于或小于2um。[0019]在示例性实施例中，半导体装置还可以包括连接到第一TFT的发光二极管。[0020]根据本发明的示例性实施例，半导体装置可以包括:基体基底;第一TFT，设置在基体基底上，第一TFT包括第一输入电极、第一输出电极、第一控制电极和包括晶体半导体材料的第一半导体图案;第二TFT，设置在基体基底上，第二TFT包括第二输入电极、第二输出电极、第二控制电极和包括氧化物半导体材料的第二半导体图案;第一绝缘层，设置在第一半导体图案上，并且在第二半导体图案下方;第二绝缘层，设置在第二半导体图案上。至少一个虚设孔可以被限定为穿透第一绝缘层和第二绝缘层。在平面图中，所述至少一个虚设孔可以不与第一TFT和第二TFT叠置，并且可以与靠近第一半导体图案相比更靠近第二半导体图案。附图说明[0021]从下面结合附图的简要描述，将更清楚地理解本公开的示例性实施例、特征和优点，在附图中：[0022]图1是根据本发明的半导体装置的示例性实施例的框图；[0023]图2是图1中示出的像素的等效电路图；[0024]图3是根据本发明的半导体装置的示例性实施例的剖视图；[0025]图4是根据本发明的半导体装置的示例性实施例的剖视图；[0026]图5A是示出用作根据本发明的半导体装置的一部分的第二薄膜晶体管（“TFT”）的一部分的示例性实施例的平面图；[0027]图5B是沿图5A的线I-1’截取的剖视图；[0028]图6是示出用作根据本发明的半导体装置的一部分的第二TFT的一部分的示例性实施例的平面图；[0029]图7是示出用作根据本发明的半导体装置的一部分的第二TFT的一部分的示例性实施例的平面图；[0030]图8是示出用作根据本发明的半导体装置的一部分的第二TFT的一部分的示例性实施例的平面图；[0031]图9是示出根据本发明的半导体装置的示例性实施例的剖视图；[0032]图10是示出根据本发明的半导体装置的示例性实施例的剖视图；[0033]图11A是示出根据对比示例1的半导体装置的电流-电压特性的曲线图；[0034]图11B是不出根据对比示例2的半导体装置的电流-电压特性的曲线图；以及[0035]图11C是示出根据本发明的半导体装置的示例性实施例的电流-电压特性的曲线图。具体实施方式[0036]将参照示出了示例性实施例的附图来更充分地描述本公开的示例性实施例。然而，本公开的示例性实施例可以以许多不同的形式来实施，并且不应该被解释为受限于这里阐述的实施例;相反，这些实施例被提供使得本公开将是彻底的和完整的，并将向本领域的普通技术人员充分地传达示例性实施例的构思。在附图中，为了清晰起见，夸大了层和区域的厚度。附图中同样的附图标记指示同样的元件，因此，将省略对它们的描述。[0037]将理解的是，当元件被称为“连接”或“结合”到另一元件时，该元件可以直接连接或直接结合到所述另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。同样的标号始终指示同样的元件。如在这里使用的，术语“和或”包括一个或更多个相关所列项目的任意组合和所有组合。应当以类似的方式解释用于描述元件或层之间的关系的其它词语例如，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”、“在……上”与“直接在……上”）。[0038]将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和或部分，但是这些元件、组件、区域、层和或部分不应受这些术语的限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。[0039]为了易于描述，这里可以使用诸如“在……下面”、“在……下方”、“下”、“在……上方”和“上”等空间相对术语来描述如附图中示出的一个元件或特征与其它元件或特征的关系。将理解的是，空间相对术语意在包含装置在使用或操作中除了在附图中描述的方位之外的不同方位。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件随后将被定位为“在”其它元件或特征“上方”。因此，示例性术语“在……下方”可以包括上方和下方两种方位。所述装置可以被另外定位旋转9〇度或者在其它方位），并相应地解释这里使用的空间相对描述符。[0040]这里使用的术语仅是为了描述特定实施例的目的，而不意图对示例性实施例进行限制。如这里所使用的，除非上下文另外明确指出，否则单数形式“一个种者”和“所述该”也意图包括复数形式。还将理解的是，如果这里使用术语“包含”和或“包括”及其变型，则说明存在所述特征、整体、步骤、操作、元件和或组件，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和或它们的组。[0041]这里使用的“大约”或“近似”包括陈述的值，并意味着:考虑到正在被谈及的测量以及与具体量的测量有关的误差（g卩，测量系统的局限性），在由本领域的普通技术人员确定的具体值的可接受偏差范围之内。例如，“大约”可以意味着在一个或更多个标准偏差内，或者在所陈述的值的±30%、±20%、±10%、±5%之内。[0042]除非另有定义，否则这里使用的所有术语包括技术术语和科学术语具有本发明的示例性实施例所属领域的普通技术人员所通常理解的含义相同含义。还将理解的是，除非这里明确这样定义，否则术语例如，在通用的字典中定义的术语应该被解释为具有与相关领域的背景下它们的意思一致的意思，而将不以理想的或过于形式化的含义来解释。[0043]图1是根据本发明的示例性实施例的半导体装置的框图。图2是图1中示出的像素的等效电路图。[0044]参照图1，根据本发明的示例性实施例的半导体装置可以包括时序控制单元TC、扫描驱动部SDC、数据驱动部DDC和显示面板DP。显示面板DP可以利用提供到其的电信号来显示图像。在下文中，发光型显示面板将被描述为显示面板DP的示例。然而，本发明不限于特定类型的显示面板。[0045]时序控制单元TC可以接收输入图像信号并输出图像数据lDATA和各种控制信号SCS和DCS，这里，图像数据IDATA可以被转换成适用于显示面板DP的操作模式的形式。[0046]扫描驱动部SDC可以从时序控制单元TC接收扫描控制信号SCS。扫描驱动部SDC可以响应于扫描控制信号SCS生成多个栅极信号。扫描控制信号SCS可以包括使扫描驱动部SDC的操作初始化的垂直起始信号和确定何时输出信号的时钟信号等。[0047]数据驱动部DDC可以从时序控制单元TC接收数据驱动控制信号DCS和转换的图像数据Idata。数据驱动部DDC可以基于数据驱动控制信号DCS和转换的图像数据Idata来生成多个数据信号。可以将数据信号提供到显示面板DP。[0048]显示面板DP可以根据从外部提供的电信号来显示图像。显示面板DP可以包括多条扫描线SL1至SLn、多条数据线DL1至DLm以及多个像素PXu至PXnm，其中，n和m为自然数。[0049]扫描线SL1至SLn可以在第一方向DR1上延伸并且可以布置在与第一方向DR1交叉的第二方向DR2上。扫描线SL1至SLn可以顺序地施加有由扫描驱动部SDC生成的扫描信号。[0050]数据线DL1至DLm可以设置为与扫描线SL1至SLn交叉并且可以与扫描线SL1至SLn电断开。数据线DL1至DLm可以在第二方向DR2上延伸并且可以布置在第一方向DR1上。数据线DL1至DLm可以从数据驱动部DDC接收数据信号。[0051]显示面板DP可以接收从外部装置供应的第一电源电压ELVDD和第二电源电压ELVSS。像素PXn至PXnm中的每个可以响应于对应的扫描信号而导通。像素PXii至PX™中的每个可以接收第一电源电压ELVDD和第二电源电压ELVSS，并且可以响应于对应的扫描信号产生光。第一电源电压ELVDD可以高于第二电源电压ELVSS。[0052]像素PXn至PXnm可以以矩阵形式布置。像素PXu至PXnm中的每个可以连接到扫描线SL1至SLn中的对应的一条扫描线以及数据线DL1至DLm中对应的一条数据线。然而，本发明不限于此，像素PXn至PXnm可以以各种其它形式布置。[0053]像素PXn至PXnm*的每个可以从对应的扫描线接收扫描信号并且可以从对应的数据线接收数据信号。像素PXn至PXnm中的每个可以响应于对应的扫描信号而导通。当显示面板DP用来显示图像时，像素PXn至PX™中的每个可以响应于对应的数据信号产生光。[0054]参照图2,像素PXn至PXnm中的每个可以包括有机发光二极管0LED和像素驱动电路，像素驱动电路控制有机发光二极管0LED的发光操作。像素驱动电路可以包括多个薄膜晶体管（“TFT”）TR1和TR2以及电容器CST。扫描驱动部SDC渗照图1和数据驱动部DDC渗照图1中的至少一个可以包括TFT，所述TFT可以利用与用于像素驱动电路的工艺相同的工艺来设置。根据本发明的示例性实施例，包括有机发光层的有机发光二极管将被描述为发光二极管的示例。然而，本发明不限于此。在示例性实施例中，发光二极管的发光层可以包括诸如量子点、量子棒和量子管的无机发光材料。在下文中，根据本发明的示例性实施例，有机发光显示面板将被描述为发光显示面板的示例。[0055]可以执行多个光刻工艺，以在基体基底未示出）上形成扫描线SL1至SLn参照图1、数据线DL1至DLm参照图1、像素PXn至PXnm参照图1、扫描驱动部SDC和数据驱动部DDC。可以执行多个沉积工艺和涂覆工艺，以在基体基底未示出）上形成绝缘层。每个绝缘层可以是设置为覆盖整个显示面板DP的薄层或者与显示面板DP的一部分叠置的至少一个绝缘图案。绝缘层可以包括无机材料和有机材料中的至少一种。另外，封装层未示出）可以设置在基体基底上，以保护像素PXuSPXnm。[0056]图2示出像素PXij的等效电路的示例，像素PXij连接到扫描线SL1至SLn中的一条例如，第i扫描线SLi，其中，i为自然数和数据线DL1至DLm中的一条例如，第j数据线DLj，其中，j为自然数），但是本发明不限于此。驱动电路的结构可以从图2中示出的像素驱动电路的结构进行各种改变。[0057]像素PXij可以包括有机发光二极管OLED和像素驱动电路，像素驱动电路用来控制有机发光二极管OLED。像素驱动电路可以包括第一TFTTR1、第二TFTTR2和电容器CST。[0058]第一TFTTR1可以包括控制电极、输入电极和输出电极。第一TFTTR1的控制电极可以连接到第二TFTTR2的输出电极和电容器CST的第一电容器电极，第一TFTTR1的输入电极可以施加有第一电源电压ELVDD，并且第一TFTTR1的输出电极可以连接到有机发光二极管OLED。[0059]第一TFTTR1可以基于存储在电容器CST中的电荷的量来控制穿过有机发光二极管0LED的驱动电流的量。导通第一TFTTR1所花费的操作时间可以取决于存储在电容器CST中的电荷的量。通过第一TFTTR1的输出电极供应到有机发光二极管0LH的电压可以低于第一电源电压ELVDD。在示例性实施例中，第一TFTTR1可以用作驱动晶体管。[0060]有机发光二极管0LED可以包括连接到第一TFTTR1的第一电极和用来接收第二电源电压ELVSS的第二电极。有机发光二极管0LED可以包括设置在第一电极和第二电极之间的发光图案。[0061]当第一TFTTR1导通时，有机发光二极管0LED可以发光。可以由用于发光图案的材料来确定从有机发光二极管0LH发射的光的颜色g卩，波长。在示例性实施例中，有机发光二极管0LED可以发射红光、绿光、蓝光和白光中的一种。然而，本发明不限于此，有机发光二极管0LED可以发射各种其它颜色的光。[0062]第二TFTTR2可以包括连接到第i扫描线SLi的控制电极、连接到第j数据线DLj的输入电极以及输出电极。第二TFTTR2可以响应于施加到第i扫描线SLi的扫描信号，来输出施加到第j数据线DLj的数据信号。在示例性实施例中，第二TFTTR2可以用作控制晶体管或开关晶体管。虽然图2示出了单个TFT用作控制晶体管的示例，但是本发明不限于此。在示例性实施例中，控制晶体管可以包括一个或更多个TFT例如，五个TFT或六个TFT。[0063]电容器CST可以包括连接到第二TFTTR2的第一电容器电极以及用来接收第一电源电压ELVDD的第二电容器电极。在示例性实施例中，可以通过第一电源电压ELVDD与经第二TFTTR2传输的数据信号之间的电压差来确定将要存储在电容器CST中的电荷的量。[0064]本发明可以不限于上述实施例。各种形状的晶体管可以用于根据本发明的其它示例性实施例的半导体装置。[0065]图3是根据本发明的示例性实施例的半导体装置的剖视图。[0066]参照图3,半导体装置包括基体基底SUB、第一TFTT1、第二TFTT2以及多个绝缘层IL1和IL2。第一TFTT1和第二TFTT2中的每个可以组成图2中示出的像素驱动电路之一。在示例性实施例中，第一TFTT1可以对应于图2的第一TFTTR1，第二TFTT2可以对应于图2的第二TFTTR2。然而，本发明不限于示例性实施例。[0067]第一TFTT1和第二TFTT2中的每个可以设置在基体基底SUB的顶表面上，基体基底SUB的顶表面通过第一方向DR1和第二方向DR2参照图1来限定。多个绝缘层IL1和IL2可以设置在基体基底SUB的顶表面上。[0068]虽然图3示出了第一TFTT1和第二TFTT2在第一方向DR1上彼此间隔开，但是本发明不限于此。[0069]虽然图3示出了第一控制电极CE1设置在第一半导体图案SP1之上的示例，但是本发明不限于此。另外，虽然图3示出了第二控制电极CE2设置在第二半导体图案SP2之上的示例，但是本发明不限于此。下面的描述将涉及第一TFTT1和第二TFTT2中的每个具有所谓的“顶栅结构”的示例，但是本发明不限于此。[0070]第一TFTT1可以包括第一输入电极IE1、第一输出电极0E1、第一控制电极CE1和第一半导体图案SP1。第一TFTT1可以是与有机发光二极管〇LED参照图2连接的驱动晶体管，但是本发明不限于此。[0071]第二TFTT2可以包括第二输入电极IE2、第二输出电极0E2、第二控制电极CE2和第二半导体图案SP2。第二TFTT2可以用作用来控制像素PXij参照图2的开关操作的控制晶体管或开关晶体管。但是本发明不限于此，在其它示例性实施例中，第二TFTT2可以用作驱动晶体管。[0072]基体基底SUB可以是其上可设置有第一TFTT1、第二TFTT2以及多个绝缘层IL1和IL2的层、膜或板。在示例性实施例中，例如，基体基底SUB可以是或者可以包括塑料基底、玻璃基底和金属基底等。在示例性实施例中，例如，塑料基底可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯树脂、乙烯基树脂、环氧树脂、聚氨酯树脂、纤维素树脂、硅氧烷树脂、聚酰亚胺树脂、聚酰胺树脂和茈树脂中的至少一种。[0073]第一半导体图案SP1可以由晶体半导体形成或者包括晶体半导体。在示例性实施例中，例如，第一半导体图案SP1可以由多晶半导体材料例如，多晶硅形成或者包括多晶半导体材料例如，多晶硅）。[0074]第一半导体图案SP1可以包括掺杂有杂质的第一区AR11和第三区AR13以及设置为与第一区AR11和第三区AR13相邻或设置在第一区AR11和第三区AR13之间的第二区AR12。两个掺杂的区域可以包括掺杂剂。第一区AR11可以结合到第一输入电极IE1，第三区AR13可以结合到第一输出电极0E1。[0075]第二区AR12可以设置在第一区AR11和第三区AR13之间并且可以在平面图中与第一控制电极CE1叠置。第二区AR12可以用作第一TFTT1的沟道区。第一TFTT1的沟道区可以由多，半导体材料形成或者包括多晶半导体材料。因此，第一TFTT1可以用作具有高迀移率和闻可靠性的驱动装置。在下文中，平面图可以表示在厚度方向DR3上观看半导体装置。[0076]第二半导体图案SP2可以包括至少一种氧化物半导体。在示例性实施例中，氧化物半导体可以包括金属氧化物，所述金属氧化物中的金属元素为例如锌（Zn、铟（In、镓Ga、锡Sn和钛Ti中的至少一种。作为示例，氧化物半导体可以包括氧化铟锡（“IT〇”）、氧化铟镓锌（“IGZ0”）、氧化锌ZnO、氧化铟锌（IZnO、氧化锌铟（“ZI0”）、氧化铟in〇、氧化钛TiO、氧化铟锌锡（“IZTO”）和氧化锌锡（“ZTO”）。在示例性实施例中，第二半导体图案SP2可以包括结晶的氧化物半导体。结晶的氧化物半导体可以设置为具有垂直的方向性。[0077]第二半导体图案SP2可以包括掺杂有杂质的第一区AR21和第三区AR23以及设置为与第一区AR21和第三区AR23相邻或设置在第一区AR21和第三区AR23之间的第二区AR22。第一区AR21和第三区AR23可以彼此间隔开，并且第二区AR22置于它们之间。第一区AR21可以结合到第二输入电极IE2,第三区AR23可以结合到第二输出电极0E2。[0078]第二区AR22可以在平面图中与第二控制电极CE2叠置。第二区AR22可以用作第二TFTT2的沟道区。在示例性实施例中，还原的金属材料可以用作第二半导体图案SP2中的杂质。第一区AR21和第三区ARM可以包括从第二区AR22的金属氧化物还原的金属材料。这可以使得能够减小第二TFTT2的漏电流，因此，第二TFTT2可以用作具有改善的导通截止特性的开关晶体管。[0079]多个绝缘层IL1和IL2可以包括例如设置在第一半导体图案SP1上且在第二半导体图案SP2下方的第一绝缘层IL1以及设置在第二半导体图案SP2上的第二绝缘层IL2,但是本发明不限于此。在另一示例性实施例中，例如，当需要时，还可以设置附加的绝缘层。[0080]第一绝缘层IL1可以具有包括多个层的多层结构。在第一绝缘层IL1具有多层结构的情况下，所述多层可以根据第一绝缘层IL1的技术要求而包括彼此相同或彼此不同的材料。第一绝缘层IL1可以包括顺序地堆叠在基体基底SUB上的第一子绝缘层IL1-1和第二子绝缘层IL1-2,但是本发明不限于此。在示例性实施例中，例如，当需要时，还可以设置附加的子绝缘层。作为示例，第一子绝缘层IL1-1可以设置在基体基底SUB上以覆盖第一半导体图案SP1的至少一部分，第二子绝缘层IL1-2可以设置在第一子绝缘层IL1-1上以覆盖第一控制电极CE1。[0081]第一绝缘层IL1可以由无机材料和有机材料中的至少一种形成，或者包括无机材料和有机材料中的至少一种。在示例性实施例中，例如，第一绝缘层IL1可以由氧化铝、氧化钛、氧化桂、氮氧化硅、氧化锆和氧化铪中的至少一种形成，或者包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。[0082]第二半导体图案SP2可以设置在第一绝缘层IL1上。绝缘图案IP可以设置在第二半导体图案SP2上以暴露第二半导体图案SP2的一部分。绝缘图案IP可以设置为覆盖第二半导体图案SP2的第二区AR22并且设置为暴露第二半导体图案SP2的第一区AR21和第三区AR23。[0083]第二控制电极CE2可以设置在绝缘图案IP上。在平面图中，第二控制电极CE2可以与绝缘图案IP叠置。在示例性实施例中，绝缘图案IP可以设置为具有与第二控制电极CE2的侧表面对齐的侧表面，绝缘图案IP的侧表面和第二控制电极CE2的侧表面可以形成单一垂直线。第一区AR21和第二区AR22之间的边界与第二区AR22和第三区AR23之间的边界可以分别与绝缘图案IP的侧表面对齐。在平面图中，绝缘图案IP和第二控制电极CE2可以具有相同的形状。在平面图中，第二控制电极CE2可以与绝缘图案IP接触。[0084]第二绝缘层IL2可以设置在第一绝缘层IL1上以覆盖第二半导体图案SP2、绝缘图案IP和第二控制电极CE2的至少一部分。第二绝缘层IL2可以设置为具有单层结构或多层结构。[0085]第二绝缘层IL2可以包括无机材料和有机材料中的至少一种。在示例性实施例中，例如，第二绝缘层IL2可以包括无机材料例如，氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪）中的至少一种，但是本发明不限于此。[0086]至少一个虚设孔DH可以被限定在第一绝缘层IL1和第二绝缘层IL2中，使得所述至少一个虚设孔DH穿透第一绝缘层IL1和第二绝缘层IL2。在平面图中，虚设孔DH可以不与第一TFTT1和第二TFTT2叠置。虚设孔DH可以用来将氢排放到外部，所述氢可以用作进入第二半导体图案SP2的电荷载流子。换言之，虚设孔DH可以用作排气孔，允许氢从第二半导体图案SP2排放。[0087]在平面图中，与靠近第一半导体图案SP1相比，虚设孔DH可以更靠近第二半导体图案SP2。下面将描述虚设孔DH和第二半导体图案SP2之间的距离。[0088]图4是根据本发明的示例性实施例的半导体装置的剖视图。[0089]参照图4,半导体装置还可以包括设置在基体基底SUB和第一半导体图案SP1之间的缓冲层BF。然而，本发明不限于此，半导体装置的结构可以根据它的类型进行各种改变。缓冲层BF可以用来增强基体基底SUB和第一半导体图案SP12间的结合强度。缓冲层BF可以包括无机材料和有机材料中的至少一种。虽然未示出，但是阻挡层还可以设置在基体基底SUB的顶表面上并且可以用来阻挡来自外部的异物foreignsubstance。在示例性实施例中，可以考虑半导体装置的类型或目的，而设置或省略缓冲层BF和阻挡层中的每个。[0090]除了所述至少一个虚设孔DH之外，多个孔还可以被限定在多个绝缘层IL1和IL2中。在示例性实施例中，例如，彼此间隔开的第一通孔CH1和第二通孔CH2可以被限定为穿透第一绝缘层IL1和第二绝缘层IL2。第一输入电极IE1可以通过第一通孔CH1与第一半导体图案SP1接触，第一输出电极〇Ei可以通过第二通孔CH2与第一半导体图案SP1接触。在示例性实施例中，例如，第一输入电极IE1可以通过第一通孔CH1与第一半导体图案SP1的第一区AR11接触，第一输出电极0E1可以通过第二通孔CH2与第一半导体图案SP1的第三区AR13接触。[0091]彼此间隔开的第三通孔CH3和第四通孔CH4可以被限定为穿透第二绝缘层IL2。第二输入电极IE2可以通过第三通孔CH3与第二半导体图案SP2接触，第二输出电极0E2可以通过第四通孔CH4与第二半导体图案SP2接触。在示例性实施例中，例如，第二输入电极IE2可以通过第三通孔CH3与第二半导体图案SP2的第一区AR21接触，第二输出电极0E2可以通过第四通孔CH4与第二半导体图案SP2的第三区AR23接触。[0092]第一通孔CH1、第二通孔CH2、第三通孔CH3和第四通孔CH4可以填充有导电材料。在示例性实施例中，虚设孔DH的一部分或全部可以不填充有导电材料。虽然未示出，但是虚设?LDH的至少一部分可以填充有绝缘材料。在示例性实施例中，例如，虚设孔DH的至少一部分可以填充有与设置在第二绝缘层IL2上的层的材料相同的材料，但是本发明不限于此。虚设孔DH的一部分或全部可以不填充有任何固体材料。[0093]在制造半导体装置的工艺期间，会从第一绝缘层IL1产生氢。为了防止氢扩散到第二半导体图案SP2中，至少一个虚设孔DH可以被限定为不仅穿透第二绝缘层IL2而且穿透第一绝缘层IL1。在示例性实施例中，例如，所述至少一个虚设孔DH可以被限定为穿透第一绝缘层IL1和第二绝缘层IL2两者，并且在这种情况下，所述至少一个虚设孔DH可以用来将氢有效地排放到外部。[0094]因此，虚设孔DH的底端与基体基底SUB的顶表面之间的距离D1可以比第一通孔CH1的底端与基体基底SUB的顶表面之间的距离D2小。距离D1可以比第二通孔CH2的底端与基体基底SUB的顶表面之间的距离D3小。距离D1可以比第三通孔013的底端与基体基底SUB的顶表面之间的距离D4小。距离D1可以比第四通孔CH4的底端与基体基底SUB的顶表面之间的距离D5小。[0095]在示例性实施例中，可以利用限定第一通孔CH1和第二通孔CH2的工艺来执行对至少一个虚设孔DH的限定。即，可以能够在不附加工艺步骤的情况下限定至少一个虚设孔DH。[0096]图5A是示出用作根据本发明的示例性实施例的半导体装置的一部分的第二TFT的一部分的平面图。图5B是沿图5A的线1-1’截取的剖视图。[0097]参照图5A和图5B，例如，当在平面图中测量时，所述至少一个虚设孔DH和第二半导体图案SP2之间的最短距离SD1可以等于或小于5微米um。在不考虑所述至少一个虚设孔DH和第二半导体图案SP2之间的距离而随机地限定孔的情况下，孔不会用作期望的排气孔。例如，在最短距离SD1大于5wn的情况下，可能难以通过至少一个虚设孔DH将氢有效地排放到外部，因此，氢中的不可忽略的一部分会扩散到第二半导体图案SP2中。最短距离SD1可以设置为等于或小于5wii，而不管第二半导体图案SP2的长度。[0098]在示例性实施例中，例如，第二半导体图案SP2的沟道区AR22的长度L1可以等于或小于2um。长度L1可以是沟道区AR22在第一方向DR1上的长度。如上所述，第二半导体图案SP2的沟道区AR22可以是第二半导体图案SP2的第二区AR22。[0099]在平面图中最短距离SD1小于5wn的情况下，至少一个虚设孔DH可以用于氢的有效向外扩散，因此，这可以使得能够减小第二半导体图案SP2的沟道区AR22的长度L1。在示例性实施例中，例如，即使在将要被吸收到第二半导体图案SP2的沟道区AR22中的氢的量没有变化的情况下，第二半导体图案SP2的沟道区AR22的长度L1越小，氢的浓度就越高。因此，当减小第二半导体图案SP2的沟道区AR22的长度L1时，晶体管会更容易受到用作载流子的氢的影响。在根据本发明的示例性实施例的半导体装置中，至少一个虚设孔DH可以以最短距离SD1等于或小于5mi的方式进行限定，因此，即使当减小第二半导体图案SP2的沟道区AR22的长度L1时，也可以能够防止或抑制上述问题。[0100]当第二半导体图案SP2的沟道区AR22的长度L1等于或小于2wn时，长度L1越短，越有利于实现高分辨率半导体装置。在示例性实施例中，例如，第二半导体图案SP2的沟道区ARM的长度L1可以等于或小于1•5wn、等于或小于1•3wii或者等于或小于lMi。[0101]在平面图中，最短距离SD1可以等于或小于3ym具体地，等于或小于2.5_。在平面图中最短距离SD1等于或小于5wn的情况下，最短距离SD1越短，半导体装置越好，但是考虑工艺变化，可以将1M选为最短距离SD1的最低限制。然而，本发明不限于此。[0102]至少一个虚设孔DH可以限定在多个绝缘层IL1和IL2参照图3中，以满足下面的不等式1。[0103][不等式1][0104]2ymX2ym^Xwii2^2ymXYum[0105]其中，X是至少一个虚设孔DH的总平面面积，Y是第二半导体图案SP2的长度。在示例性实施例中，例如，在存在多个虚设孔DH的情况下，X是虚设孔DH的平面面积的总和，Y是第二半导体图案SP2的在第一方向DR1上测量的长度。当面积X满足不等式1时，面积X越大，半导体装置越好，但是本发明不限于此。[0106]当满足不等式1时，可以更有效地实现至少一个虚设孔DH的作为排气孔的作用，而且，可以能够改善第二TFTT2的电学特性的均匀性。[0107]至少一个虚设孔DH可以限定在多个绝缘层IL1和IL2参照图3中，以满足下面的不等式2。[0108][不等式2][0109]2ymX2limXMi22iiniXZiim[0110]其中，X与不等式1的X相同，Z是第三接触孔CH3和第四接触孔CH4之间的距离。距离Z可以是第三接触孔CH3和第四接触孔CH4之间的在第一方向DR1上的最短距离。[0111]当满足不等式2时，可以更有效地实现至少一个虚设孔DH的作为排气孔的作用，而且，可以能够改善第二TFTT2的电学特性的均匀性。[0112]图3、图4、图5A和图5B示出限定了单个虚设孔DH的示例，但是本发明不限于此。[0113]图6是示出用作根据本发明的示例性实施例的半导体装置的一部分的第二TFT的一部分的平面图。图7是示出用作根据本发明的示例性实施例的半导体装置的一部分的第二TFT的一部分的平面图。图8是示出用作根据本发明的示例性实施例的半导体装置的一部分的第二TFT的一部分的平面图。[0114]参照图6至图8,在多个绝缘层IL1和IL2参照图3中，可以以各种形状来限定至少一个虚设孔DH。在示例性实施例中，可以限定彼此分隔开的多个虚设孔DH。如图6中示出的，在限定有多个虚设孔DH的情况下，在平面图中，第二半导体图案SP2和虚设孔DH之间的距离可以具有至少两个不同的值例如，SD1和SD2。即使在这种情况下，最短距离例如，SD1可以等于或小于5wii，优选地，最短距离可以等于或小于3wii。更优选地，最短距离例如，SD1可以是大约2.5m。如图7中示出的，至少一个虚设孔DH可以在平面图中规则地布置，但是本发明不限于此。如上所述，当虚设孔DH的平面面积在特定范围内时，可以优选具有大的平面面积的虚设孔DH，并且虚设孔DH可以被限定为具有图8中示出的形状。[0115]在平面图中，虚设孔DH的形状可以不限于特定形状。在示例性实施例中，虚设孔DH可以设置为具有诸如多边形形状、圆形形状或椭圆形形状的各种形状。[0116]图9是示出根据本发明的示例性实施例的半导体装置的剖视图。[0117]半导体装置可以包括与第一TFTT1叠置的电容器，但是本发明不限于此。参照图9,半导体装置还可以包括设置在第二子绝缘层IL1_2上的上电极UE，电容器可以由第一控制电极CE1和上电极UE来限定。第一控制电极CE1和上电极UE可以在平面图中彼此叠置，并且可以用来在它们之间产生电场。第一控制电极⑶1可以不仅用作第一TFTT1的一部分而且用作电容器CST参照图2的电极。由第一控制电极CE1和上电极UE限定的电容器可以对应于图2的电容器CST，但是本发明不限于此。在示例性实施例中，例如，电容器可以设置为在第一方向DR1上与第一TFTT1和第二TFTT2彼此分隔开。[0118]如上所述，当需要时，第一绝缘层IL1还可以包括除了第一子绝缘层IL1-1和第二子绝缘层IL1-2之外的子绝缘层。在示例性实施例中，例如，第一绝缘层IL1还可以包括第三子绝缘层IL1-3,第三子绝缘层IL1-3设置在第二子绝缘层IL1-2上以覆盖上电极UE的至少一部分。第三子绝缘层1L1_3可以设置在第二半导体图案SP2下方。[0119]图1〇是不出根据本发明的不例性实施例的+导体装置的剖视图。[0120]参照图10,如上所述，半导体装置还可以包括有机发光二极管0LED。有机发光二极管0LED可以连接到第一TFTT1。[0121]有机发光二极管OLED可以包括阳极AE、阴极CE以及置于阳极AE和阴极CE之间的有机层。有机层可以包括第一电荷控制层HCL、发光层EML、第二电荷控制层ECL。[0122]半导体装置还可以包括设置在第二绝缘层IL2上的层间绝缘层ILD。层间绝缘层ILD可以由无机材料和有机材料中的至少一种形成或者包括无机材料和有机材料中的至少一种。可以设置层间绝缘层ILD，从而限定穿透层间绝缘层ILD的第五通孔CH5。在平面图中，第五通孔CH5可以与第一输出电极0E1叠置。[0123]阳极AE可以设置在层间绝缘层ILD上。阳极AE可以经由第五通孔Cffi结合到第一TFTT1的第一输出电极0E1。[0124]像素限定层PDL可以位于层间绝缘层ILD上。像素限定层PDL可以包括有机层和无机层中的至少一者。开口0P-PX可以限定在像素限定层PDL中。开口0P-PX可以被限定为暴露阳极AE的至少一部分。[0125]第一电荷控制层HCL、发光层EML、第二电荷控制层ECL和阴极CE可以依次堆叠在阳极AE上。发光层EML可以是与开口0P-PX叠置的发光图案。第一电荷控制层HCL可以是空穴传输区，第二电荷控制层ECL可以是电子传输区。在有机发光二极管0LED中，发光层EML可以利用阳极AE和阴极CE之间的电压差来产生光。虽然未示出，但是根据本发明的示例性实施例的显示装置还可以包括设置在阴极CE上的有机层和无机层中的至少一者。[0126]在下文中，将描述根据本发明的示例性实施例的半导体装置。为了简洁起见，将不更进一步详细描述这个示例中的与先前示出和描述的元件和特征类似的元件和特征。[0127]参照图3至图10,半导体装置可以包括基体基底SUB、第一TFTT1、第二TFTT2、第一绝缘层IL1和第二绝缘层IL2。除非另有说明，否则基体基底SUB、第一TFTT1、第二TFTT2、第一绝缘层IL1和第二绝缘层IL2可以具有与先前示出和描述的特征相同的特征。[0128]在示例性实施例中，例如，第一绝缘层IL1可以设置在组成第一TFTT1的第一半导体图案SP1上，并且在组成第二TFTT2的第二半导体图案SP2下方。第二绝缘层IL2可以设置在组成第二TFTT2的第二半导体图案SP2上。第一绝缘层IL1可以具有多层结构，第二绝缘层IL2可以具有单层结构或多层结构。[0129]可以设置第一绝缘层IL1和第二绝缘层IL2,从而限定穿透第一绝缘层IL1和第二绝缘层IL2的至少一个虚设孔DH。至少一个虚设孔DH可以用作排放会在制造半导体装置的工艺中产生的氢的排气孔。在制造工艺期间，会从第一绝缘层IL1产生氢，但是本发明不限于此。[0130]在平面图中，至少一个虚设孔DH可以不与第一TFTT1和第二TFTT2叠置，并且可以被限定为与靠近第一半导体图案SP1相比更靠近第二半导体图案SP2。在示例性实施例中，在平面图中，在至少一个虚设孔DH和第二半导体图案SP2之间的最短距离SD1可以等于或小于5wn优选地，3um，更优选的，2•5wn，并且可以等于或大于lwn。在示例性实施例中，至少一个虚设孔DH可以被限定为满足上述不等式1或2。[0131]至少一个虚设孔DH可以不填充有导电材料，在示例性实施例中，至少一个虚设孔DH可以不填充有任何固体材料。然而，本发明不限于此。在示例性实施例中，例如，虚设孔即的至少一部分可以填充有绝缘材料。虚设孔DH可以至少部分地填充有与设置在第二绝缘层IL2上的层的材料相同的材料。[0132]在下文中，将给出示例实施例和对比示例之间的比较，以提供对本发明的更好的理解。下面描述的示例性实施例是本发明的许多可能的示例性实施例中的一个，本发明不限于此。[0133][示例实施例1][0134]半导体装置以在多个绝缘层IL1和IL2中限定一个虚设孔DH的方式来制造。在平面图中，虚设孔DH和第二半导体图案SP2之间的距离为大约2.5wn，虚设孔DH的面积为大约4ym2。[0135][对比示例1][0136]在多个绝缘层IL1和IL2中限定四个虚设孔DH。在平面图中，虚设孔DH与第二半导体图案SP2之间的最短距离SD1等于或小于大约20um，每个虚设孔DH的面积为大约4um2。除了上述特征之外，对比示例1的半导体装置被制造为与示例实施例1的半导体装置基本相同。[0137][对比示例2][0138]多个绝缘层IL1和IL2中没有限定虚设孔DH。除了上述特征之外，对比示例2的半导体装置被制造为与示例实施例1的半导体装置基本相同。[0139]将参照图11A至图11C描述根据对比示例1、对比示例2和示例实施例1的半导体装置的电流-电压特性。[0140]当在平面中虚设孔DH和第二半导体图案SP2之间的最短距离SD1不满足小于5mi的条件时，如图11A中示出的，阈值电压是不均匀的。这可能是因为，虽然设置了虚设孔DH，但是当不考虑虚设孔DH和第二半导体图案SP2之间的距离时，难以通过虚设孔DH排放氢。[0141]当没有设置虚设孔DH时，如图11B中示出的，半导体装置中发生短路。因为虚设孔DH用来将氢排放到外部，所以没有虚设孔DH会导致第二半导体图案SP2中将要吸收的氢的增多。短路可以被解释为由氢的增多造成的，其中，氢可以用作电荷载流子。[0142]如图11C中示出的，当以在平面图中使虚设孔DH到第二半导体图案SP2的最短距离SD1等于或小于5wn的方式来限定虚设孔DH，能够实现恒定阈值电压。[0143]根据本发明的示例性实施例，半导体装置可以设置为具有靠近半导体图案的虚设孔。半导体图案可以设置为包括易受氢影响的氧化物半导体，但虚设孔可以用来从半导体图案排放这样的氢。因此，可以能够防止或抑制由氢造成的故障。具体地，可以确定虚设孔和半导体图案之间的距离，以有效地实现虚设孔作为排气孔的作用，因此，可以能够防止或抑制半导体图案受到氢的影响。[0144]详细地，可以在制造半导体装置的工艺中产生氢。氢可以被吸收在包括氧化物半导体材料的半导体图案中，从而用作电荷载流子，或者可以用来填充氧化物半导体材料中的氧空位从而防止半导体装置的电特性的劣化。在氢被用作载流子的情况下，它们可以容易地通过虚设孔DH被排放到外部，而不是被吸收在半导体图案中，因此，大部分这样的氢可以通过虚设孔DH排放。相比之下，在氢被用来填充氧空位的情况下，它们可以用来填充或固化氧空位，而不是通过虚设孔DH被排放，因此，通过虚设孔DH来排放这样的氢会是困难的。[0145]S卩，虚设孔DH可以用来排放半导体图案中吸收的大部分氢，半导体图案包括氧化物半导体材料，因此，可以能够防止会由氢造成的技术问题例如，阈值电压的非恒定性或发生短路）。[0146]换言之，根据本发明的示例性实施例，可以能够容易且有效地控制半导体装置的网但电压肩个耑S附刀，补侩电路。[0147]根据本发明的示例性实施例，可以能够容易地控制半导体装置的阈值电压特性，具体地，可以能够实现阈值电压特性的高度一致性。[0148]根据本发明的示例性实施例，半导体装置可以减少将要在氧化物半导体图案中被吸收的氢的量。因为氧在氧化物半导体图案中被用作电荷载流子，所以减少将要在氧化物半导体图案中被吸收的氢的量可以能够防止或抑制氢导致的缺陷。此外，减少将要在氧化物半导体图案中被吸收的氢的量可以使得能够在半导体装置中使用短的氧化物半导体图案，从而提高半导体装置的分辨率。、[0149]虽然己经具体示出和鍵了本发明的示例性实施例，但是本领域普通技术人员将麵的是，在不脱离臟权利要求的精祌和范围的情况下，这里可以进灯形式和细节的变化。

权利要求：1.一种半导体装置，所述半导体装置包括：基体基底；第一薄膜晶体管，设置在所述基体基底上，并且包括第一输入电极、第一输出电极、第一控制电极和包含晶体半导体材料的第一半导体图案；第二薄膜晶体管，设置在所述基体基底上，并且包括第二输入电极、第二输出电极、第二控制电极和包含氧化物半导体材料的第二半导体图案；以及多个绝缘层，设置在所述基体基底上，以限定至少一个虚设孔，所述至少一个虚设孔不与所述第一薄膜晶体管和所述第二薄膜晶体管叠置，_其中，在平面图中，所述至少一个虚设孔与所述第二半导体图案之间的最短距离等于或小于5微米。2.根据权利要求1所述的半导体装置，其中，所述至少一个虚设孔设置为满足下面的不等式1:[不等式1]2ymX2wn^Xiim2^2iimXYyin,其中，X是所述至少一个虚设孔的总平面面积，并且Y是所述第二半导体图案的长度。3.根据权利要求1所述的半导体装置，其中，所述最短距离等于或小于2.5微米。4.根据权利要求1所述的半导体装置，其中，所述至少一个虚设孔不填充有导电材料。5.根据权利要求1所述的半导体装置，其中，所述至少一个虚设孔的至少一部分填充有绝缘材料。6.根据权利要求1所述的半导体装置，其中，所述多个绝缘层包括：第一绝缘层，设置在所述第一半导体图案上，并且在所述第二半导体图案下方；以及第二绝缘层，设置在所述第二半导体图案上，其中，所述至少一个虚设孔被限定为穿透所述第一绝缘层和所述第二绝缘层。7.根据权利要求6所述的半导体装置，其中，所述第一绝缘层具有多层结构。8.根据权利要求1所述的半导体装置，其中，所述第一输入电极和所述第一输出电极分别经由第一通孔和第二通孔与所述第一半导体图案接触，_所述第二输入电极和所述第二输出电极分别经由第三通孔和第四通孔与$述第二半导体图案接触，所述至少一个虚设孔的底端与所述基体基底的顶表面之间的距离小于所述第一通孔、所述第二通孔、所述第三通孔和所述第四通孔中的每个通孔的底端与所述基体基底的所述顶表面之间的距离。9.根据权利要求1所述的半导体装置，其中，所述第二半导体图案的沟道区的长度等于或小于2微米。#10.根据权利要求1所述的半导体装置，所述半导体装置还包括连接到所述第一薄膜晶体管的发光二极管。

百度查询： 三星显示有限公司 半导体装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD