申请/专利权人：上海华虹宏力半导体制造有限公司

申请日：2024-02-23

公开（公告）日：2024-04-19

公开（公告）号：CN117912955A

主分类号：H01L21/336

分类号：H01L21/336;H01L29/06;H01L29/423

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.07#实质审查的生效;2024.04.19#公开

摘要：本发明提供了一种屏蔽栅MOSFET的形成方法，包括：在外延层内形成屏蔽栅沟槽；在屏蔽栅沟槽的底部形成屏蔽栅介质层；在屏蔽栅沟槽的侧壁上形成高k介质材料层；在屏蔽栅介质层的表面形成屏蔽栅；氧化屏蔽栅的表面，以形成隔离层；去除部分厚度的高k介质材料层，露出部分屏蔽栅沟槽的侧壁，剩余的高k介质材料层作为高k介质层；在屏蔽栅沟槽的侧壁上形成栅氧化介质层；在隔离层的表面形成第二栅多晶硅，第二栅多晶硅通过隔离层与屏蔽栅隔开，第二栅多晶硅通过栅氧化介质层与屏蔽栅沟槽的侧壁隔开。本发明的高k介质层与外延层形成了耗尽层，提高了屏蔽栅沟槽侧壁对应的漂移区中部的电场强度，提高了击穿电压。

主权项：1.一种屏蔽栅MOSFET的形成方法，其特征在于，包括：提供衬底以及位于所述衬底表面的外延层，在所述外延层内形成屏蔽栅沟槽；在所述屏蔽栅沟槽的底部形成屏蔽栅介质层；在所述屏蔽栅沟槽的侧壁上形成高k介质材料层，所述高k介质材料层位于所述屏蔽栅介质层的表面；在所述屏蔽栅介质层的表面形成屏蔽栅，所述屏蔽栅通过所述高k介质材料层与所述屏蔽栅沟槽的侧壁隔开；氧化所述屏蔽栅的表面，以形成隔离层；去除部分厚度的所述高k介质材料层，露出部分所述屏蔽栅沟槽的侧壁，剩余的所述高k介质材料层作为高k介质层，所述隔离层的下表面低于所述高k介质层的表面或者所述隔离层的下表面与所述高k介质层的表面位于同一平面；在所述屏蔽栅沟槽的侧壁上形成栅氧化介质层，所述栅氧化介质层位于所述高k介质层的表面；在所述隔离层的表面形成第二栅多晶硅，所述第二栅多晶硅通过所述隔离层与所述屏蔽栅隔开，所述第二栅多晶硅通过所述栅氧化介质层与所述屏蔽栅沟槽的侧壁隔开。

全文数据：

权利要求：

百度查询： 上海华虹宏力半导体制造有限公司 屏蔽栅MOSFET的形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD