申请/专利权人：长鑫存储技术有限公司

申请日：2022-10-14

公开（公告）日：2024-04-26

公开（公告）号：CN117935891A

主分类号：G11C29/12

分类号：G11C29/12

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.14#实质审查的生效;2024.04.26#公开

摘要：本申请提供一种时钟生成电路及存储器，包括：采样模块基于采样时钟对连续的片选信号进行采样，得到奇数据和偶数据；检测模块用于当检测到相邻的片选信号满足预定条件时，输出第一状态的指示信号，否则输出第二状态的指示信号；其中，所述预定条件包括前一片选信号的数据位均为第一电平状态，且后一片选信号的首个数据位为第二电平状态；生成模块用于在所述指示信号处于第一状态时，生成输出时钟。本方案能够在保证采样准确可靠的同时及时生成输出时钟。

主权项：1.一种时钟生成电路，其特征在于，包括：采样模块，用于基于采样时钟对连续的片选信号进行采样，所述片选信号的每一数据位的保持时长等于系统时钟的周期，所述采样时钟包含相位相反的奇时钟和偶时钟，所述奇时钟和所述偶时钟的周期等于所述系统时钟的周期的两倍，记基于所述奇时钟采样得到的数据为奇数据，记基于所述偶时钟采样得到的数据为偶数据；检测模块，与所述采样模块连接，用于当检测到相邻的片选信号满足预定条件时，输出第一状态的指示信号，否则输出第二状态的指示信号；其中，所述预定条件包括前一片选信号的数据位均为第一电平状态，且后一片选信号的首个数据位为第二电平状态；生成模块，与所述检测模块连接，用于在所述指示信号处于第一状态时，生成输出时钟；其中，所述输出时钟的周期为单个片选信号的长度，所述输出时钟的上升沿与最先采样到所述首个数据位为低电平状态的所述后一片选信号的所述采样时钟的上升沿对齐。

全文数据：

权利要求：

百度查询： 长鑫存储技术有限公司 时钟生成电路及存储器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD