申请/专利权人:中国科学院计算技术研究所
申请日:2024-01-26
公开(公告)日:2024-04-26
公开(公告)号:CN117935868A
主分类号:G11C5/02
分类号:G11C5/02;G11C5/06
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.05.14#实质审查的生效;2024.04.26#公开
摘要:本发明提出一种随机递增存储器,其包含:多个偏斜单元,配置为将一元比特流存储为偏斜数格式;至少一计算单元,配置为对所述多个偏斜单元存储的偏斜数进行递增操作。本发明还提出一种脉动随机递增存储器体系结构,其包含多路存储器;每一路存储器包含:多个一元处理单元,呈多行排列分布;多个随机递增存储器,同一行的一元处理单元配置一随机递增存储器;多路存储器之间由边缘部件隔开。该随机递增存储器能够将一元比特流累加为偏斜数格式,并与脉动阵列结构集成为脉动随机递增存储器体系结构,以降低累加能耗,提升能效。
主权项:1.一种随机递增存储器,其特征在于,包含:多个偏斜单元,配置为将一元比特流存储为偏斜数格式,每一偏斜数至多包含一数字“2”,每一所述偏斜单元存储数字“0”、“1”或“2”中的其中之一;至少一计算单元,配置为对所述多个偏斜单元存储的偏斜数进行递增操作。
全文数据:
权利要求:
百度查询: 中国科学院计算技术研究所 随机递增存储器、脉动随机递增存储器体系结构
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。