申请/专利权人：高通股份有限公司

申请日：2022-09-08

公开（公告）日：2024-04-26

公开（公告）号：CN117941262A

主分类号：H03L7/081

分类号：H03L7/081;H03L7/24

优先权：["20210922 US 17/481,666"]

专利状态码：在审-实质审查的生效

法律状态：2024.05.14#实质审查的生效;2024.04.26#公开

摘要：一种低功率时钟生成电路具有：相位发生器，该相位发生器接收输入时钟信号并且使用该输入时钟信号来生成具有不同相移的多个中间时钟信号；相位旋转器电路，该相位旋转器电路输出相位调整的时钟信号；倍频器电路，该倍频器电路接收多个这些相位调整的时钟信号并且输出具有180°相位差的两个倍频时钟信号；以及正交时钟生成电路，该正交时钟生成电路接收该两个倍频时钟信号并且提供包括该两个倍频时钟信号的同相和正交版本的四个输出信号。

主权项：1.一种时钟生成电路，包括：相位发生器，所述相位发生器接收输入时钟信号并且输出具有不同相移的多个中间时钟信号；相位旋转器电路，所述相位旋转器电路接收所述多个中间时钟信号并且输出相位调整的时钟信号；倍频器电路，所述倍频器电路接收多个所述相位调整的时钟信号并且输出具有180°相位差的两个倍频时钟信号；以及正交时钟生成电路，所述正交时钟生成电路接收所述两个倍频时钟信号并且提供包括所述两个倍频时钟信号的同相和正交版本的四个输出信号。

全文数据：

权利要求：

百度查询： 高通股份有限公司 低功率高速CMOS时钟生成电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD