申请/专利权人：株式会社东芝;东芝电子元件及存储装置株式会社

申请日：2020-01-22

公开（公告）日：2024-04-26

公开（公告）号：CN112531010B

主分类号：H01L29/06

分类号：H01L29/06;H01L29/861;H01L29/78;H01L29/739

优先权：["20190918 JP 2019-169390"]

专利状态码：有效-授权

法律状态：2024.04.26#授权;2021.04.06#实质审查的生效;2021.03.19#公开

摘要：提供的能够抑制由电压施加引起的耐压的降低的半导体装置具备第1电极、第1导电型的第1、第3半导体区域、第2导电型的第2半导体区域及多个环状区域、第2电极、第3电极及半绝缘层。第2半导体区域设置于第1半导体区域的上方。第3半导体区域设置于第1半导体区域的上方，包围第2半导体区域。多个环状区域分别包围第2半导体区域。第2电极设置于第2半导体区域的上方。第3电极设置于第3半导体区域的上方。半绝缘层与第1半导体区域、第2电极、多个环状区域及第3电极接触。多个环状区域包含第1环状区域及设置于第1环状区域与第3半导体区域之间的第2环状区域。径向上的第2环状区域的长度比径向上的第1环状区域的长度短。

主权项：1.一种半导体装置，具备：第1电极；设置于上述第1电极的上方的半导体层，该半导体层包含：第1导电型的第1半导体区域，与上述第1电极电连接；第2导电型的第2半导体区域，设置于上述半导体层的表面，位于上述第1半导体区域的上方；第1导电型的第3半导体区域，设置于上述表面，包围上述第2半导体区域，具有比上述第1半导体区域高的第1导电型的杂质浓度；以及第2导电型的多个环状区域，在上述表面中与上述第2半导体区域及上述第3半导体区域分离，并且互相分离而设置，位于上述第2半导体区域与上述第3半导体区域之间，分别包围上述第2半导体区域；第2电极，设置于上述第2半导体区域的上方，与上述第2半导体区域电连接；第3电极，在上述第3半导体区域的上方与上述第2电极分离而设置，包围上述第2电极，与上述第3半导体区域电连接；以及半绝缘层，与上述第1半导体区域、上述第2电极、上述多个环状区域及上述第3电极接触，上述多个环状区域包含第1环状区域及设置于上述第1环状区域与上述第3半导体区域之间的第2环状区域，从上述第2半导体区域朝向上述第3半导体区域的径向上的上述第2环状区域的长度，比上述径向上的上述第1环状区域的长度短，在上述径向的各点处，上述半绝缘层的电位高于上述表面的电位。

全文数据：

权利要求：

百度查询： 株式会社东芝;东芝电子元件及存储装置株式会社 半导体装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD