申请/专利权人:西安电子科技大学杭州研究院
申请日:2024-02-05
公开(公告)日:2024-05-10
公开(公告)号:CN118013905A
主分类号:G06F30/333
分类号:G06F30/333
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.05.28#实质审查的生效;2024.05.10#公开
摘要:本发明公开了一种适用于芯片可测性设计的复位信号生成方法,可以将芯片内部的时钟信号通过构建时钟选择模块、时钟链模块,经过测试功能信号、压缩功能信号、扫描链功能信号等相关控制及输入信号的激励,最终输出为复位信号。本方法可以实现通过芯片内部产生复位信号,而不需要来自芯片外部的复位信号,不仅可以得到寄存器复位引脚的测试覆盖率,同时可以减少来自外部的复位端口,从而节省芯片PAD的使用,可以实现更好的可测性设计质量。
主权项:1.一种适用于芯片可测性设计的复位信号生成方法,其特征在于,包括如下步骤:步骤1:根据芯片可测性设计所需复位信号位数,将芯片测试电路内部的一个或多个级联的寄存器作为时钟链模块;步骤2:通过芯片测试电路的内部逻辑构建时钟选择模块,并与所述时钟链模块组合成复位信号控制器;步骤3:根据芯片测试模式的时钟加载信号、压缩功能信号以及扫描链功能信号的状态,经过所述时钟选择模块的相关组合逻辑得到控制所述时钟链模块的时钟信号;步骤4:根据所述时钟链模块的时钟信号的控制,将测试输入信号移位到所述时钟链上模块的寄存器,进一步根据所述寄存器的状态,得到初始复位信号;步骤5:根据所述时钟选择模块中负沿检测器的输出信号,控制所述初始复位信号的持续时间,并得到所述复位信号控制器输出的最终复位信号。
全文数据:
权利要求:
百度查询: 西安电子科技大学杭州研究院 一种适用于芯片可测性设计的复位信号生成方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。