申请/专利权人:北京华封集芯电子有限公司
申请日:2023-04-10
公开(公告)日:2024-05-10
公开(公告)号:CN116093022B
主分类号:H01L21/768
分类号:H01L21/768;H01L23/538;H01L25/065
优先权:
专利状态码:有效-授权
法律状态:2024.05.10#授权;2023.05.26#实质审查的生效;2023.05.09#公开
摘要:本发明实施例提供一种芯片及芯片的设计方法,该芯片包括:基底层(101);设置在所述基底层(101)上的金属层(102),所述金属层(102)至少包括表层金属(105)和底层金属(106);设置在所述表层金属(105)上的多个连接点(103);以及设置在所述底层金属(106)上且与部分连接点(103)一一对应连通的管脚井(104),且所述管脚井(104)包括多个依次纵向连通的管脚(107)。本发明通过设置管脚井,有效减小了芯片向外传输信号的距离,提供了一个信号传输的高速通道,在集成多个芯片时可以有效地传输高速信号。
主权项:1.一种芯片,其特征在于,该芯片包括:基底层(101);设置在所述基底层(101)上的金属层(102),所述金属层(102)至少包括表层金属(105)和底层金属(106);设置在所述表层金属(105)上的多个连接点(103);以及设置在所述底层金属(106)上且与部分连接点(103)一一对应连通并用于提供信号传输通道的管脚井(104),且所述管脚井(104)包括多个依次纵向连通的管脚(107);所述管脚井(104)设有驱动门电路或接收门电路;所述管脚井(104)中设有连接线和金属,用于连接表层金属(105)与驱动门电路或接收门电路;所述芯片包括多个管脚井(104),所述管脚井(104)中的管脚(107)的总长度接近,使得芯片信号传输同步;所述管脚(107)为多层叠孔设计;所述管脚(107)的连接为交错垂直连通,相邻所述管脚(107)的中轴线不重叠。
全文数据:
权利要求:
百度查询: 北京华封集芯电子有限公司 一种芯片及芯片的设计方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。