申请/专利权人:深圳市中兴微电子技术有限公司
申请日:2022-12-09
公开(公告)日:2024-06-11
公开(公告)号:CN118175571A
主分类号:H04W24/08
分类号:H04W24/08;H04L43/0852
优先权:
专利状态码:在审-公开
法律状态:2024.06.11#公开
摘要:本公开提供一种链路确定性延时的确定方法,应用于接收端,包括:根据预设分频倍数和预设倍频倍数,对初始帧边界进行分频处理和倍频处理,得到倍频帧边界;其中,所述倍频帧边界,用于将从链路中接收到的数据写入到所述链路的缓存中,或者用于从所述缓存中读取在所述链路中接收到的数据;根据预估的链路绝对延时以及所述倍频帧边界,确定所述链路确定性延时。可以获得灵活取值的链路确定性延时,解决了确定性延时的取值有限问题、链路绝对延时较小但确定性延时较大导致的延时浪费问题以及链路绝对延时较大但确定性延时较小导致的电路设计复杂度高的问题,降低了电路设计的复杂度。本公开还提供一种接收端、电子设备及计算机存储介质。
主权项:1.一种链路确定性延时的确定方法,其中,所述方法包括:根据预设分频倍数和预设倍频倍数,对初始帧边界进行分频处理和倍频处理,得到倍频帧边界;其中,所述倍频帧边界,用于将从链路中接收到的数据写入到所述链路的缓存中,或者用于从所述缓存中读取在所述链路中接收到的数据;根据预估的链路绝对延时以及所述倍频帧边界,确定所述链路确定性延时。
全文数据:
权利要求:
百度查询: 深圳市中兴微电子技术有限公司 链路确定性延时的确定方法、电子设备及计算机存储介质
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。