申请/专利权人:联华电子股份有限公司
申请日:2022-12-16
公开(公告)日:2024-06-18
公开(公告)号:CN118210195A
主分类号:G03F1/70
分类号:G03F1/70
优先权:
专利状态码:在审-公开
法律状态:2024.06.18#公开
摘要:本发明提供一种共乘光掩模的设计方法,包括以下步骤。在第一芯片区中提供第一集成电路设计,且在第二芯片区中提供第二集成电路设计。第一集成电路设计包括多个第一主图案。第二集成电路设计包括多个第二主图案。在第一芯片区中加入多个第一虚拟插入图案,且在第二芯片区中加入多个第二虚拟插入图案。多个第一主图案与多个第一虚拟插入图案彼此分离。多个第一虚拟插入图案是由复制多个第一主图案中的至少一个而成的多个图案。多个第二主图案与多个第二虚拟插入图案彼此分离。多个第二虚拟插入图案是由复制多个第二主图案中的至少一个而成的多个图案。上述共乘光掩模的设计方法可有效地防止集成电路设计所有者从多项目晶片上得知其他集成电路设计。
主权项:1.一种共乘光掩模的设计方法,其特征在于,包括:在第一芯片区中提供第一集成电路设计,且在第二芯片区中提供第二集成电路设计,其中所述第一集成电路设计包括多个第一主图案,且所述第二集成电路设计包括多个第二主图案;以及在所述第一芯片区中加入多个第一虚拟插入图案,且在所述第二芯片区中加入多个第二虚拟插入图案,其中多个所述第一主图案与多个所述第一虚拟插入图案彼此分离,多个所述第一虚拟插入图案是通过复制多个所述第一主图案中的至少一个而成的多个图案,多个所述第二主图案与多个所述第二虚拟插入图案彼此分离,且多个所述第二虚拟插入图案是通过复制多个所述第二主图案中的至少一个而成的多个图案。
全文数据:
权利要求:
百度查询: 联华电子股份有限公司 共乘光掩模的设计方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。