申请/专利权人：长鑫存储技术有限公司

申请日：2018-05-17

公开（公告）日：2024-06-21

公开（公告）号：CN110504284B

主分类号：H10B63/00

分类号：H10B63/00;H10B12/00;H01L21/82

优先权：

专利状态码：有效-授权

法律状态：2024.06.21#授权;2019.12.20#实质审查的生效;2019.11.26#公开

摘要：本发明提供一种柱状电容器阵列结构及其制备方法，制备方法包括：提供半导体衬底，包括若干个接触焊盘；形成牺牲层，包括交替叠置的第一材料层及第二材料层；刻蚀牺牲层，以形成电容孔，电容孔具有波纹状或锯齿状侧壁；形成填孔下电极；沉积支架支撑层，以自对准刻蚀的方式打开支架支撑层；形成电容介质层及上电极层；形成上电极填充体。本发明可以将电容尺寸进一步缩小，相邻电容之间具有较大剩余空间，形成侧壁呈波纹状或锯齿状的柱状下电极，可以增加电容的表面积，提高电容能力，适应尺寸微缩，采用自对准的刻蚀工艺形成了折线型支架支撑层，增加支撑层与电容器结构的接触面积，提高了支撑强度，并简化了制备工艺，提高了器件制备的精确度。

主权项：1.一种柱状电容器阵列结构的制备方法，其特征在于，包括如下步骤：1提供一半导体衬底，所述半导体衬底包括若干个位于内存数组结构中的接触焊盘；2于所述半导体衬底上形成牺牲层，并于所述牺牲层的表面形成一保护支撑层，其中，所述牺牲层包括交替叠置的第一材料层及第二材料层，在预设刻蚀条件下所述第一材料层的刻蚀速率大于所述第二材料层的刻蚀速率，所述牺牲层的其中一所述第二材料层相对于所述第一材料层更贴近于所述半导体衬底；3图形化所述保护支撑层、所述牺牲层以形成电容孔，其中，所述电容孔显露所述接触焊盘，且所述电容孔具有侧向往所述第一材料层凹入呈波纹状或锯齿状侧壁；4填充各所述电容孔以形成填孔下电极，所述填孔下电极的上表面高于所述牺牲层的上表面，且相邻所述填孔下电极之间具有间距；5于步骤4得到的结构的表面沉积一支架支撑层，且所述支架支撑层覆盖所述填孔下电极的高出部及所述填孔下电极周围的所述保护支撑层、所述牺牲层；6以自对准刻蚀的方式于所述支架支撑层上形成至少一个开口，以打开所述支架支撑层，并基于所述开口去除所述牺牲层；所述支架支撑层与所述保护支撑层相接触，二者将所述填孔下电极的上部包覆；7于步骤6得到的结构的表面形成电容介质层，并于所述电容介质层的表面形成上电极层，所述电容介质层呈波纹状或锯齿状覆盖所述填孔下电极的侧壁；以及8于所述上电极层的表面形成上电极填充体，所述上电极填充体填充于相邻所述上电极层之间的间隙并与所述上电极层电连接。

全文数据：

权利要求：

百度查询： 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD