买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：QORVO美国公司

摘要：本发明提供了一种开关时间减少的射频开关电路。该RF开关电路包括耦合在输入节点、输出节点和栅极驱动节点之间的多个FET。当在所述栅极驱动节点处提供正供电电压时，所述多个FET接通并且在所述输入节点与所述输出节点之间提供低阻抗路径。当在所述栅极驱动节点处提供负供电电压时，所述多个FET关断并且在所述输入节点与所述输出节点之间提供高阻抗路径。所述RF开关电路中的开关加速电路包括旁路FET和多电平驱动器电路。所述旁路FET响应于多电平驱动信号来选择性地绕过共同电阻器。所述多电平驱动器电路使用所述旁路FET的内建栅极到电容，以在高于所述正供电电压的过电压下提供所述多电平驱动信号。

主权项：1.一种射频RF开关电路，所述RF开关电路包括：●输入节点、输出节点和栅极驱动节点；●耦合在所述输入节点、所述输出节点和所述栅极驱动节点之间的多个场效晶体管FET，以使得所述多个FET中的每一个的栅极接点通过共同电阻器耦合到所述栅极驱动节点，其中所述多个FET被配置成：●当在正供电电压下提供所述栅极驱动节点处的栅极驱动信号时接通并且在所述输入节点与所述输出节点之间提供低阻抗路径；以及●当在负供电电压下提供所述栅极驱动信号时关断并且在所述输入节点与所述输出节点之间提供高阻抗路径，其中所述高阻抗路径具有高于所述低阻抗路径的阻抗；以及●开关加速电路，所述开关加速电路包括：●旁路FET，所述旁路FET被配置成响应于多电平驱动信号来选择性地绕过所述共同电阻器；加速控制信号发生器电路，所述加速控制信号发生器电路被配置成接收数字开关控制信号并且提供延迟数字开关控制信号和数字加速控制信号，其中所述延迟数字开关控制信号被用于产生所述栅极驱动信号并且所述数字加速控制信号被用于产生所述多电平驱动信号；以及●多电平驱动器电路，所述多电平驱动器电路被配置成使用所述旁路FET的内建栅极电容，以便在高于所述正供电电压的过电压下提供所述多电平驱动信号，其中，所述多电平驱动器电路包括多电平驱动器二极管，所述多电平驱动器二极管具有耦合到所述旁路FET的栅极的阴极，以保持所述旁路FET的内置栅极电容存储的电荷，其中所述多电平驱动器电路包括：●第一子驱动器，所述第一子驱动器被配置成接收所述加速控制信号并且在第一子驱动器输出节点处提供所述正供电电压和所述负供电电压中的一个；●第二子驱动器，所述第二子驱动器被配置成接收所述延迟开关控制信号并且在第二子驱动器输出节点处提供接地和所述负供电电压中的一个；●第一多电平驱动器FET，所述第一多电平驱动器FET耦合在正供电电压节点、多电平驱动器节点的阳极和所述第一子驱动器输出节点之间，并且被配置成：当在所述第一子驱动器输出节点处提供所述负供电电压时，在所述正供电电压节点与所述多电平驱动器二极管的所述阳极之间选择性地提供低阻抗路径，以及当在所述第一子驱动器输出节点处提供所述正供电电压时，在所述正供电电压节点与所述多电平驱动器二极管的所述阳极之间提供高阻抗路径；●多电平驱动信号输出节点，所述多电平驱动信号输出节点耦合到所述多电平驱动器二极管的阴极；以及●第二多电平驱动器FET，所述第二多电平驱动器FET耦合在所述多电平驱动信号输出节点、所述第二子驱动器输出节点和所述第一子驱动器输出节点之间，并且被配置成：当在所述第一子驱动器输出节点处提供所述正供电电压时，在所述多电平驱动信号输出节点与所述第二子驱动器输出节点之间选择性地提供低阻抗路径，以及当在所述第一子驱动器输出节点处提供所述负供电电压时，在所述多电平驱动信号输出节点与所述第二子驱动器输出节点之间提供高阻抗路径。

全文数据：开关时间减少的射频开关电路技术领域本公开涉及用于射频RF开关电路的驱动器电路，并且特别涉及开关时间较快的RF开关电路。背景技术射频RF开关电路是任何无线通信装置的基本部分。RF开关电路可以用于在各种节点例如，功率放大器与天线，天线与低噪音放大器LNA和相似节点之间路由RF信号，以改变一个或多个节点的阻抗，或许多其他功能。在图1中示出了示例性RF开关电路10。RF开关电路10包括许多场效晶体管FET12分别编号为12A到12N，所述场效晶体管以漏极D到源极S方式耦合在输入节点14与输出节点16之间。栅极驱动节点18经由共同电阻器RC和许多栅极电阻器RG耦合到每个FET10的栅极G。特别地，共同电阻器RC耦合在栅极驱动节点18与FET中的第一FET12A的栅极G之间。每个栅极电阻器RG耦合在每个邻近对的FET12的栅极接点G之间。在栅极驱动节点18处提供的栅极驱动信号DRVG使FET12处于打开状态或关闭状态中的一者中。在FET12的打开状态下，在输入节点14与输出节点16之间提供低阻抗路径，由此允许输入节点14处的RF输入信号RFIN传递到输出节点16。在FET12的关闭状态下，在输入节点14与输出节点16之间提供高阻抗路径，由此防止输入节点14处的RF输入信号RFIN到达输出节点16。RF开关电路10可以设置成串联配置或分路配置。在串联配置中，输入节点14和输出节点16是RF信号节点。在分路配置中，输入节点14是RF信号节点，并且输出节点16是接地节点或耦合到固定阻抗。栅极驱动信号DRVG可以在正供电电压VPP与负供电电压VNN之间切换。通常，负供电电压VPP由电压调节器提供，而负供电电压VNN是使用电荷泵从正供电电压VPP产生。在移动装置的情况下，正供电电压VPP可以与电池电压或所述电池电压的下调版本一致。负供电电压VNN可以与正供电电压VPP的量值成比例地产生例如，如果正供电电压VPP是2.5V，则负供电电压VNN可以是-2.5V。在图2中图示了典型的栅极驱动信号DRVG。为了将FET12保持在关闭状态下，栅极驱动信号DRVG被设置成负供电电压VNN。负供电电压VNN使FET12中的每个FET的栅-源电压VGS保持远低于FET的阈值电压VTH，从而确保即使当FET12中的每个FET的漏-源电压VDS很大时，FET12也保持关闭。为了使FET12转变到打开状态，栅极驱动信号DRVG从负供电电压VNN转换到正供电电压VPP。由于FET12的栅-源电压VGS升高到FET的阈值电压VTH之上，因此FET12接通。如所属领域的技术人员将了解，FET12中的每个FET由于其物理结构而具有相关联的栅极电容。这个栅极电容与由共同电阻器RC和栅极电阻器RG提供的电阻一起使RF开关电路10的开关速度降低，如等式1所说明：τ＝RC1其中τ是使FET12中的每个FET的电容充电或放电所需的时间，所述时间与在FET12的打开状态与关闭状态之间转变所需的时间成反比，R是从栅极驱动节点18看的电阻，并且C是从栅极驱动节点18看的电容。FET12的开关速度的这种降低在RF标准例如，5G、WiFi需要非常快的开关速度例如，100到200ns时成为问题。增大RF开关电路10的开关速度的一种方法是减小共同电阻器RC和或栅极电阻器RG的大小。尽管使用这种方法通过减小从栅极驱动节点18看的电阻R来使时间常数τ减小，但是使用这样方法也使RF开关电路10的插入损耗增大，这是因为共同电阻器RC和或栅极电阻器RG的大值防止RF输入信号RFIN泄漏到FET12中的每个FET的栅极G中。增大RF开关电路10的开关速度的另一种方法是减小FET12的大小。尽管使用这种方法通过减小从栅极驱动节点18看的电容C来使FET中的每个FET的栅极电容且因此时间常数τ减小，但是使用这种方法也使RF开关电路10的功率处理能力降低。鉴于以上描述，需要具有改进的开关时间的RF开关，所述RF开关保持低插入损耗和高功率处理能力。发明内容本公开涉及用于射频RF开关电路的驱动器电路，并且特别涉及具有较快开关时间的RF开关电路。在一个实施方案中，RF开关电路包括输入节点、输出节点、栅极驱动节点、多个场效晶体管FET以及开关加速电路。所述多个FET耦合在所述输入节点、所述输出节点和所述栅极驱动节点之间。当在所述栅极驱动节点处提供正供电电压时，所述多个FET接通并且在所述输入节点与所述输出节点之间提供低阻抗路径。当在所述栅极驱动节点处提供负供电电压时，所述多个FET关断并且在所述输入节点与所述输出节点之间提供高阻抗电路。所述开关加速电路包括旁路FET和多电平驱动器电路。所述旁路FET响应于多电平驱动信号来选择性地绕过共同电阻器。所述多电平驱动器电路使用所述旁路FET的内建栅极到电容，以在高于所述正供电电压的过电压下提供所述多电平驱动信号。通过使用所述旁路FET的所述内建栅极电容以在高于所述正供电电压的过电压下提供所述多电平驱动信号，所述多电平驱动器电路能够在不需要额外电路例如，电荷泵的情况下，在所述多个FET在多个状态之间的转变期间将所述旁路FET保持在打开状态下。所属领域的技术人员在结合附图图式阅读优选实施方案的详细描述之后将了解本公开的范围并且认识到本公开的额外方面。附图说明并入本说明书中并且形成本说明书的一部分的附图图式图示了本公开的几个方面，并且和描述一起用来解释本公开的原理。图1是图示常规射频RF开关电路的功能示意图。图2是图示用于常规RF开关电路的常规栅极驱动信号的曲线图。图3是图示根据本公开的一个实施方案的包括开关加速电路的RF开关电路的功能示意图。图4是图示根据本公开的一个实施方案的用于开关加速电路的多电平驱动信号的曲线图。图5是图示根据本公开的一个实施方案的包括开关加速电路的RF开关电路的功能示意图。图6是示出了根据本公开的一个实施方案的用于开关加速电路的加速控制信号发生器电路的功能示意图。图7是图示根据本公开的一个实施方案的由加速控制信号发生器电路产生的各种数字控制信号的曲线图。图8是图示根据本公开的一个实施方案的用于开关加速电路的多电平驱动器电路的功能示意图。图9是图示根据本公开的一个实施方案的RF开关电路的功能示意图。具体实施方式下文所陈述的实施方案表示使得所属领域的技术人员能够实行所述实施方案的必要信息并且说明实行所述实施方案的最佳模式。在根据附图图示阅读了以下描述后，所属领域的技术人员将理解本公开的概念并且将认识到本文中没有特定解决的对这些概念的应用。应当理解，这些概念和应用在本公开和随附权利要求的范围内。将理解，虽然在本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件。举例来说，在不背离本公开的范围的情况下，第一元件可以被称作第二元件，并且，类似地，第二元件可以被称作第一元件。如本文中所使用，术语“和或”包括相关联的列出项目中的一个或多个的任何和所有组合。将理解，当例如层、区域或衬底的元件被称为“在另一元件上”或延伸“到另一元件上”时，所述元件能够直接在另一元件上或直接延伸到另一元件上，或者也可以存在介入元件。相比之下，当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，不存在介入元件。同样地，将理解，当例如层、区域或衬底的元件被称为“在另一元件上方”或“在另一元件上方”延伸时，所述元件能够直接在另一元件上方或直接在另一元件上方延伸，或者也可以存在介入元件。相比之下，当元件被称为“直接在另一元件上方”或“直接在另一元件上方”延伸时，不存在介入元件。还将理解，当元件被称为“连接”或“耦合”到另一元件时，所述元件能够直接地连接或耦合到另一元件，或者可以存在介入元件。相比之下，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在介入元件。本文中可以使用例如“下方”或“上方”或“上部”或“下部”或“水平”或“竖直”的相对术语来描述如图式中所图示的一个元件、层或区域与另一个元件、层或区域的关系。将理解，这些术语和上文所讨论的那些术语意图涵盖除了图式中所描绘的定向以外的装置的不同定向。本文中所使用的术语是用于仅描述特定实施方案的目的，并且不意图作为对本公开的限制。如本文中所使用，单数形式“一”和“所述”意图也包括复数形式，除非上下文另有明确指示。还将理解，术语“包含comprises”、“包含comprising”、“包括includes”和或“包括including”在用于本文中时规定所说明的特征、整体、步骤、操作、元件和或部件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、部件和或其组的存在或添加。除非另有定义，否则本文中所使用的所有术语包括技术和科学术语具有与本公开所属领域的一般结束人员通常所理解的意义相同的意义。还将理解，本文中所使用的术语应当被解释成具有与所述术语在说明书和相关领域的上下文中的意义一致的意义，并且不应在理想化或过于正式的意义上来解释，除非本文中明确地如此定义。图3根据本公开的一个实施方案示出了包括开关加速电路22的射频RF开关电路20。RF开关电路20的基本结构和上文在图1中示出的RF开关电路类似，并且包括许多场效晶体管FET24分别编号为24A到24N，所述FET24以漏极D到源极S方式耦合在输入节点26与输出节点28之间。栅极驱动节点30经由共同电阻器RC和许多栅极电阻器RG耦合到每个FET24的栅极G。特别地，共同电阻器RC耦合在栅极驱动节点30与FET的第一FET24A之间。每个栅极电阻器RG耦合在每个邻近对的FET24的栅极接点G之间。在栅极驱动节点30处提供的栅极驱动信号DRVG使FET24处于打开状态或关闭状态中的一者中。在FET24的打开状态下，在输入节点26与输出节点28之间提供低阻抗路径，由此允许输入节点26处的RF输入信号RFIN传递到输出节点28。在FET24的关断状态下，在输入节点26与输出节点28之间提供高阻抗电路，由此防止输入节点26处的RF输入信号RFIN到达输出节点28。RF开关电路20可以设置成串联配置或分路配置。在串联配置中，输入节点26和输出节点28是RF信号节点。在分路配置中，输入节点26是RF信号节点，并且输出节点28是接地节点或耦合到固定阻抗。如本文中所讨论的，低阻抗路径是设置在其中的任何FET打开的路径。如所属领域的技术人员将了解，FET在打开时本质上提供闭合电路，从而呈现等于一个或多个FET的打开状态电阻的电阻。高阻抗路径是设置在其中中任何FET关闭的路径。如所属领域的技术人员将了解，FET在关闭时本质上提供断开电路，从而呈现等于一个或多个FET的关闭状态电阻的电阻。栅极驱动信号DRVG可以由栅极驱动器图中未示提供，所述栅极驱动器使栅极驱动信号DRVG响应于数字或逻辑电平控制信号而在正供电电压VPP与负供电电压VNN之间切换。通常，正供电电压VPP由电压调节器提供，而负供电电压VNN是使用电荷泵从正供电电压VPP产生。在移动装置的情况下，正供电电压VPP可以与电池电压或所述电池电压的下调版本一致。负供电电压VNN可以与正供电电压VPP的量值成比例地产生例如，如果正供电电压VPP是2.5V，则负供电电压VNN可以是-2.5V。如上文所讨论的，由于共同电阻器RC和栅极电阻器RG的电阻与FET24的电容的组合，RF开关电路20的开关速度受限制。为了增大RF开关电路20的开关速度，开关加速电路22被配置成选择性地绕过共同电阻器RC，如下文所讨论的。为了这个操作，开关加速电路22包括耦合在共同电阻器RC上的旁路FET32。特别地，旁路FET32的漏极D耦合到栅极驱动节点30，并且旁路FET32的源极接点S耦合到FET中的第一FET24A的栅极G。旁路FET32的栅极G被配置成接收多电平驱动信号DRVML。多电平驱动信号DRVML可以在负供电电压VNN、接地和过电压VO之间切换，过电压VO大于正供电电压VPP。当多电平驱动信号DRVML被设置成负供电电压VNN或接地时，旁路FET32保持关闭。在多电平驱动信号DRVML处于接地与过电压VO之间的某个时刻，旁路FET32接通。当旁路FET32打开时，共同电阻器RC被绕过并且因此不对栅极驱动节点30呈现。当旁路FET32关闭时，共同电阻器RC不被绕过并且因此对栅极驱动节点30呈现。绕过共同电阻器RC基本上减小对栅极驱动节点30呈现的电阻，并且因此减小上文关于等式1所讨论的时间常数τ。因此，当共同电阻器RC被绕过时，RF开关电路20的开关速度可以基本上被改进。FET24中的每个FET的栅极G处的较大电阻是避免RF输入信号RFIN泄漏到栅极G必需的。因此，仅在打开或关闭RF开关电路20时绕过共同电阻器RC并且在所述RF开关电路的稳态操作期间不绕过共同电阻器RC是可取的。这样做使RF开关电路20的开关速度增大，而不会对所述RF开关电路的插入损耗有不利影响。图4根据本公开的一个实施方案示出了被配置成这样做的示例性多电平驱动信号DRVML。还示出了用于FET24的栅极驱动信号DRVG以用于上下文。特别地，图4将栅极驱动信号DRVG示出为实线并且将多电平驱动信号DRVML示出为虚线。为了将FET24和旁路FET32保持在关闭状态下，栅极驱动信号DRVG和多电平驱动信号DRVML被设置成负供电电压VNN。如上文所讨论的，负供电电压VNN使FET24中的每个FET的栅-源电压VGS保持远低于FET的阈值电压VTH，从而确保即使当FET24中的每个FET的漏-源电压VDS很大时，FET24也保持关闭。类似地，负供电电压VNN使旁路FET32的栅-源VGS电压保持远低于FET的阈值电压VTH，以使得旁路FET32保持关闭。为了使FET24转变到打开状态下，栅极驱动信号DRVG从负供电电压VNN转换到正供电电压VPP。由于FET24的栅-源电压VGS升高到FET的阈值电压VTH之上，因此FET24接通。然而，在此接通发生之前，多电平驱动信号DRVML从负供电电压VNN转换到接地。接着，随着栅极驱动信号DRVG从负供电电压VNN转换到正供电电压VPP，多电平驱动信号DRVML类似地从接地转换到过电压VO，保持高于开关控制信号CNTSW2.5V的余量。如下文所讨论的，多电平驱动信号是通过利用旁路FET32的内建电容来提供，并且因此不需要用以产生过电压VO的单独电路例如，电荷泵。由于旁路FET32的栅-源电压VGS升高到FET的阈值电压VTH之上，因此旁路FET32接通以绕过共同电阻器RC。高于开关控制信号CNTSW的2.5V余量确保旁路FET32在FET24接通的整个过程中保持接通。如果旁路控制信号CNTBP不保持高于开关控制信号CNTSW的余量，则旁路FET32的栅-源电压VGS不会充分地大于FET的阈值电压VTH，并且旁路FET32会关断。当栅极驱动信号DRVG完成了从负供电电压VNN到正供电电压VPP的转换并且FET24因此接通时，多电平驱动信号DRVML降低到接地，以使得旁路FET32关断并且共同电阻器RC不再被绕过。这样做减少每个FET24中的RF输入信号RFIN从漏极到栅极或从源极到栅极的泄漏，同时RF输入信号RFIN将从输入节点26传递到输出节点28。为了返回关断FET24，将所述过程反颠倒。首先通过将多电平驱动信号DRVML从接地返回升高到过电压VO来接通旁路FET32。栅极驱动信号DRVG从正供电电压VPP转换返回到负供电电压VNN，并且多电平驱动信号DRVML在这个转换期间保持在栅极驱动信号DRVG上方的2.5V余量。图4中示出的栅极驱动信号DRVG和多电平驱动信号DRVML表示理想波形。如此地操作RF开关电路20和开关加速电路22使RF开关电路20的开关速度显著地增大，而不会增大插入损耗或降低功率处理能力。然而，产生多电平驱动信号DRVML可能要求RF开关电路20的面积和复杂性显著地增大，这是因为多电平驱动信号DRVML从负供电电压VNN变到过电压VO的要求。如上文所讨论的，用于RF开关的栅极驱动信号通常由栅极驱动器来提供，所述栅极驱动器能够提供介于负供电电压VNN与正供电电压VPP之间的电压。所属领域的技术人员将了解，正供电电压VPP可以由可调式电压源例如，主电源来提供，而负供电电压VNN可以使用电荷泵从正供电电压VPP产生。为了根据常规方式来提供过电压VO，将会需要额外电荷泵。由于电荷泵占用装置中的相当大面积，因此这会使RF开关电路20的面积和复杂性显著增大，并且因此可能不适合于空间有限的某些应用例如，移动装置。为了解决这个问题，图5根据本公开的一个实施方案示出了RF开关电路20和开关加速电路22。RF开关电路20与上文关于图3所描述的RF开关电路基本上类似。开关加速电路22包括旁路FET32、加速控制信号发生器电路34和多电平驱动器电路36。加速控制信号发生器电路34被配置成接收来自开关控制信号输入节点38的开关控制信号CNTSW并且提供延迟开关控制信号CNTSWD和加速控制信CNTACC。延迟开关控制信号CNTSWD被提供到栅极驱动器40，所述栅极驱动40将正供电电压VPP和负供电电压VNN中的一个作为栅极驱动信号DRVG提供到栅极驱动节点30。开关控制信号CNTSW、延迟开关控制信号CNTSWD和加速控制信号CNTACC可以是数字或逻辑电平信号例如，0V到2.5V。因此，加速控制信号发生器电路34可以是数字电路，数字电路的细节会在下文讨论。栅极驱动器40可以在延迟开关控制信号CNTSWD为低时提供负供电电压VNN并且在延迟开关控制信号CNTSWD为高时提供正供电电压VPP。多电平驱动器电路36被配置成接收加速控制信号CNTACC并且将多电平驱动信号DRVML提供到旁路FET32。特别地，多电平驱动器电路36使用旁路FET32的内建电容，以仅使用正供电电压VPP和负供电电压VNN来提供多电平驱动信号DRVML，由此放弃对RF开关电路20中的额外电荷泵或其他电压发生器的需要，如下文所讨论。图6根据本公开的一个实施方案示出了加速控制信号发生器电路34的细节。信号延迟电路包括互斥或非门42和许多反相器44。互斥或非门42包括第一输入节点46A和第二输入节点46B。第一输入节点46A耦合到开关控制信号输入节点48，开关控制信号CNTSW在所述开关控制信号输入节点48提供。反相器44串联地耦合在开关控制信号输入节点48与第二输入节点46B之间。互斥或非门42的输出端耦合到加速控制信号输出节点50，所述加速控制信号输出节点50提供加速控制信号CNTACC。延迟开关控制信号输出节点52耦合到反相器44中的不直接耦合到互斥或非门42的第二输入节点46B的反相器的输出端。所属领域的技术人员将了解，图6所示的加速控制信号发生器电路34仅为示例性的。即，有许多中方式用以从开关控制信号CNTSW产生加速控制信号CNTACC和延迟开关控制信号CNTSWD，在本文中考虑了所有所述方式。图7根据本公开的一个实施方案图示了开关控制信号CNTSW、加速控制信号CNTACC和延迟开关控制信号CNTSWD的示例性波形。如所图示的，当开关控制信号CNTSW从低转变到高时，加速控制信号CNTACC从高转变到低，这是因为互斥或非门42之第一输入节点46A为高并且第二输入节点46B为低。由于开关控制信号CNTSW的上升沿传播通过每个反相器44，因此开关控制信号CNTSW被反相并且略微延迟。当开关控制信号CNTSW的上升沿到达延迟开关控制信号输出节点52时，延迟开关控制信号CNTSWD从低转变到高。开关控制信号CNTSW和延迟开关控制信号CNTSWD的上升沿之间的延迟由于开关控制信号输入节点48与延迟开关控制信号输出节点52之间的反相器44的数目确定。开关控制信号CNTSW的上升沿继续传播通过延迟开关控制信号输出节点52与互斥或非门42的第二输入节点46B之间的其余反相器44，在所述反相器处，所述开关控制信号最终使加速控制信号CNTACC由于互斥或非门42的第一输入节点46A和第二输入节点46B在此时均为高的事实而从低转变到高。当开关控制信号CNTSW从高转变到低时，加速控制信号CNTACC从高转变到低，这是因为互斥或非门42的第一输入节点46A现在为低，而第二输入节点46B为高。开关控制信号CNTSW的下降沿接着传播通过反相器44到达延迟开关控制信号输出节点52，从而导致延迟开关控制信号CNTSWD从高转变到低。当开关控制信号CNTSW的下降沿传播通过延迟开关控制信号输出节点52与互斥或非门42的第二输入节点46B之间的其余反相器44时，加速控制信号CNTACC从低转变到高，这是因为互斥或非门42的第一输入节点46A和第二输入节点46B现在均为低。图8根据本公开的一个实施方案示出了多电平驱动器电路36。针对上下文，还示出了旁路FET32、栅极驱动器40和共同电阻器RC。多电平驱动器电路36包括第一多电平驱动器FET54、第二多电平驱动器FET56、第一子驱动器58以及第二子驱动器60。第一多电平驱动器FET54包括被配置成接收正供电电压VPP的漏极D、耦合到多电平驱动器二极管62的阳极A的源极S和耦合到第一子驱动器58的输出端的栅极G。第一子驱动器58的输入端耦合到加速控制信号输入节点64。多电平驱动器二极管62的阴极C耦合到多电平驱动信号输出节点66。第二多电平驱动器FET56包括耦合到多电平驱动信号输出节点66的漏极D、耦合到第二子驱动器60的输出端的源极S和耦合到第一子驱动器58的输出端的栅极G。第二子驱动器60的输入端被配置成接收延迟开关控制信号CNTSWD。输出电阻器RO耦合在多电平驱动信号输出节点66与旁路FET32的栅极G之间。许多过电压保护二极管68以阳极A到阴极C的方式耦合在旁路FET32的栅极G与栅极驱动器40的输出端之间。在一个实施方案中，第一多电平驱动器FET54是p沟耗尽型金属氧化物半导体FETMOSFET，所述MOSFET被配置成当在栅极G提供低于装置的阈值电压的电压时接通并且当在栅极G提供高于装置的阈值电压的电压时关断。第一子驱动器58可被配置成基于加速控制信号CNTACC而在所述第一子驱动器的输出端提供正供电电压VPP和负供电电压VNN中的一个。特别地，第一子驱动器58可以在加速控制信号CNTACC为高时在所述第一子驱动器的输出端提供正供电电压VPP，并且在加速控制信号CNTACC为低时在所述第一子驱动器的输出端提供负供电电压VNN。第二多电平驱动器FET56可以是n沟增强型MOSFET，所述MOSFET被配置成当在栅极G提供低于装置的阈值电压的电压时关断并且当在栅极G提供高于装置的阈值电压的电压时接通。第二子驱动器60可被配置成基于延迟开关控制信号CNTSWD而为第二多电平驱动器FET56的源极S提供负供电电压VNN和接地中的一个。特别地，第二子驱动器60可被配置成当延迟开关控制信号CNTSWD为高时将所述第二子驱动器的输出端耦合到接地，并且当延迟开关控制信号CNTSWD为低时在所述第二子驱动器的输出端提供负供电电压VNN。当开关控制信号CNTSW为低并且RF开关电路20处在稳态条件下时，加速控制信号CNTACC为高并且延迟开关控制信号CNTSWD为低。响应于这些控制信号，第一子驱动器58在其输出端提供正供电电压VPP并且第二子驱动器60在其输出端提供负供电电压VNN。第一多电平驱动器FET54因此关断耗尽型，而第二多电平驱动器FET56接通增强型。因此，多电平驱动信号输出节点66耦合到负供电电压VNN并且保持所述负供电电压，如在图4中示出的多电平驱动信号DRVML的第一部分中所图示。当开关控制信号CNTSW从低转变到高时，加速控制信号CNTACC从高转变到低。因此，第一子驱动器58在其输出端提供负供电电压VNN，从而导致第一多电平驱动器FET54接通和第二多电平驱动器FET56关断。多电平驱动信号输出节点66因此通过第一多电平驱动器FET54耦合到VPP。栅极驱动信号DRVG在此时仍为负供电电压VNN。为了避免具有较大栅-源或栅-漏电压的旁路FET32过载，过电压保护二极管68限制多电平驱动信号输出节点66处的电压。在一个实施方案中，过电压保护二极管68将多电平驱动信号输出节点66处的电压限制到比栅极驱动信号DRVG的电压高约2.5V。所属领域的技术人员将了解，旁路FET32具有相关联的栅极电容。当延迟开关控制信号CNTSWD从低转变到高，从而导致栅极驱动器40的输出从负供电电压VNN转换到正供电电压VPP时，存储在旁路FET32的栅极电容中的电荷允许所述旁路FET的栅极G并且因此多电平驱动信号输出节点66浮动高于正供电电压VPP。多电平驱动器二极管62防止电流流回到多电平驱动信号输出节点66中，以便保持旁路FET32的栅极电容中的电荷。这样确保栅极驱动信号DRVG与多电平驱动信号DRVML之间的余量，如图4所示。如上文所讨论的，这个余量确保旁路FET32在RF开关电路20中的FET24从接通到关断的转变中保持接通，由此在转变期间绕过共同电阻器RC并且显著地改进开关时间。延迟开关控制信号CNTSWD的从低到高的转变还导致第二子驱动器60将其输出端耦合到接地。随着加速控制信号CNTACC从低转变到高，第一子驱动器58在其输出端提供正供电电压VPP，由此关断第一多电平驱动器FET54并且接通第二多电平驱动器FET56。因此，多电平驱动信号输出节点66被有效地耦合到接地。当RF开关电路20中的FET24从接通变到关断时，相同过程被有效地颠倒。值得注意地，图8所示的多电平驱动器电路36仅是示例性的。所属领域的技术人员将了解，多电平驱动器电路36的功能性可以用许多方式来实现，在本文中考虑了所有所述方式。通常，多电平驱动器电路36能够在不使用任何额外电荷泵的情况下仅使用正供电电压VPP和负供电电压VNN来产生多电平驱动信号DRVML。为此，多电平驱动器电路36利用旁路FET32的内建栅极电容。这样做允许能够使用单个控制信号来增大RF开关电路20的开关速度的精简电路。除了绕过共同电阻器RC之外，本公开的原理还可以用于绕过一个或多个栅极电阻器RG和或一个或多个漏-源偏压电阻器RDS，如图9中所图示。所属领域的技术人员将了解，RF开关电路20可以包括处于FET24中的每个FET的漏极D与源极S之间的漏-源偏压电阻器RDS。可以设置额外旁路FET70以便绕过这些漏-源偏压电阻器RDS中的一个或多个和或栅极电阻器RG中的一个或多个。同一个多电平驱动信号DRVML可以用于这些额外旁路FET70中的每一个，或可以使用贯穿本公开所描述的原理针对这些额外旁路FET70个别地或按组地产生额外多电平驱动信号DRVML。所属领域的技术人员将认识到对本公开的优选实施方案的改进和修改。所有这些改进和修改被认为在本文中公开的概念和随后的权利要求的范围内。

权利要求：1.一种射频RF开关电路，所述RF开关电路包括：●输入节点、输出节点和栅极驱动节点；●耦合在所述输入节点、所述输出节点和所述栅极驱动节点之间的多个场效晶体管FET，以使得所述FET中的每一个的栅极接点通过共同电阻器耦合到所述栅极驱动节点，其中所述多个FET被配置成：●当在正供电电压下提供所述栅极驱动节点处的栅极驱动信号时接通并且在所述输入节点与所述输出节点之间提供低阻抗路径；以及●当在负供电电压下提供所述栅极驱动信号时关断并且在所述输入节点与所述输出节点之间提供高阻抗路径，其中所述高阻抗路径具有高于所述低阻抗路径的阻抗；以及●开关加速电路，所述开关加速电路包括：●旁路FET，所述旁路FET被配置成响应于多电平驱动信号来选择性地绕过所述共同电阻器；以及●多电平驱动器电路，所述多电平驱动器电路被配置成使用所述旁路FET的内建栅极电容，以便在高于所述正供电电压的过电压下提供所述多电平驱动信号。2.如权利要求1所述的RF开关电路，其中所述多电平驱动器电路被配置成致使所述旁路FET在所述多个FET在多个状态之间转变时绕过所述共同电阻器，以及在所述多个FET的稳态操作期间不绕过所述共同电阻器。3.如权利要求1所述的RF开关电路，其中所述多个FET串联地耦合在所述输入节点与所述输出节点之间。4.如权利要求3所述的RF开关电路，其中所述多个FET串联地耦合在所述输入节点与所述输出节点之间，以使得所述多个FET的第一FET的漏极接点耦合到所述输入节点，所述多个FET的最后一个FET的源极接点耦合到所述输出节点，并且其余FET在所述多个FET的所述第一FET与所述多个FET的所述最后一个FET之间以漏极到源极方式耦合。5.如权利要求1所述的RF开关电路，所述RF开关电路还包括多个栅极电阻器，每个栅极电阻器耦合在所述多个FET中的每个邻近对的FET的栅极接点之间。6.如权利要求5所述的RF开关电路，其中所述开关加速电路还包括额外旁路FET，所述额外旁路FET被配置成响应于所述多电平驱动信号来选择性地绕过所述多个栅极电阻器中的一个。7.如权利要求6所述的RF开关电路，所述RF开关电路还包括多个漏-源偏压电阻器，所述多个漏-源偏压电阻器耦合在所述多个FET中的每个FET的漏极接点与源极接点之间。8.如权利要求7所述的RF开关电路，其中所述开关加速电路还包括第二额外旁路FET，所述第二额外旁路FET被配置成响应于所述多电平驱动信号来选择性地绕过所述多个漏-源偏压电阻器中的一个。9.如权利要求1所述的RF开关电路，所述RF开关电路还包括多个漏-源偏压电阻器，所述多个漏-源偏压电阻器耦合在所述多个FET中的每个FET的漏极接点与源极接点之间。10.如权利要求9所述的RF开关电路，其中所述开关加速电路还包括额外旁路FET，所述额外旁路FET被配置成响应于所述多电平驱动信号来选择性地绕过所述多个漏-源偏压电阻器中的一个。11.如权利要求1所述的RF开关电路，其中所述旁路FET包括耦合到所述栅极驱动节点的漏极接点、耦合到所述多个FET中的一个的栅极接点的源极接点和耦合到所述多电平驱动器电路的栅极接点。12.如权利要求1所述的RF开关电路，其中所述开关加速电路还包括加速控制信号发生器电路，所述加速控制信号发生器电路被配置成接收开关控制信号并且提供延迟开关控制信号和加速控制信号，其中所述延迟开关控制信号被用于产生所述栅极驱动信号并且所述加速控制信号被用于产生所述多电平驱动信号。13.如权利要求12所述的RF开关电路，其中所述开关控制信号、所述延迟开关控制信号和所述加速控制信号是数字信号。14.如权利要求12所述的RF开关电路，所述RF开关电路还包括栅极驱动器，所述栅极驱动器耦合到所述栅极驱动节点，其中所述栅极驱动器被配置成接收来自所述加速控制信号发生器电路的所述延迟开关控制信号并且基于所述延迟开关控制信号来将所述栅极驱动信号提供到所述栅极驱动节点。15.如权利要求13所述的RF开关电路，其中所述多电平驱动器电路包括：●第一子驱动器，所述第一子驱动器被配置成接收所述加速控制信号并且在第一子驱动器输出节点处提供所述正供电电压和所述负供电电压中的一个；●第二子驱动器，所述第二子驱动器被配置成接收所述延迟开关控制信号并且在第二子驱动器输出节点处提供接地和所述负供电电压中的一个；●第一多电平驱动器FET，所述第一多电平驱动器FET耦合在正供电电压节点、多电平驱动器节点的阳极和所述第一子驱动器输出节点之间，并且被配置成：当在所述第一子驱动器输出节点处提供所述负供电电压时，在所述正供电电压节点与所述多电平驱动器二极管的所述阳极之间选择性地提供低阻抗路径，以及当在所述第一子驱动器输出节点处提供所述正供电电压时，在所述正供电电压节点与所述多电平驱动器二极管的所述阳极之间提供高阻抗路径；●多电平驱动信号输出节点，所述多电平驱动信号输出节点耦合到所述多电平驱动器二极管的阴极；以及●第二多电平驱动器FET，所述第二多电平驱动器FET耦合在所述多电平驱动信号输出节点、所述第二子驱动器输出节点和所述第一子驱动器输出节点之间，并且被配置成：当在所述第一子驱动器输出节点处提供所述正供电电压时，在所述多电平驱动信号输出节点与所述第二子驱动器输出节点之间选择性地提供低阻抗路径，以及当在所述第一子驱动器输出节点处提供所述负供电电压时，在所述多电平驱动信号输出节点与所述第二子驱动器输出节点之间提供高阻抗路径。16.如权利要求15所述的RF开关电路，其中所述多电平驱动器电路还包括多个过电压二极管，所述多个过电压二极管耦合在所述多电平驱动信号输出节点与所述栅极驱动节点之间。17.如权利要求15所述的RF开关电路，其中所述加速控制信号发生器电路包括：●开关控制信号输入节点，所述开关控制信号输入节点被配置成接收所述开关控制信号；●互斥或非门，所述互斥或非门包括耦合到所述开关控制信号输入节点的第一输入端，和第二输入端；●多个反相器，所述多个反相器耦合在所述开关控制信号输入节点与所述互斥或非门的所述第二输入端之间；●加速控制信号输出节点，所述加速控制信号输出节点耦合到所述互斥或非门的输出端；以及●延迟开关控制信号输出节点，所述延迟开关控制信号输出节点耦合到所述多个反相器中的不直接耦合到所述互斥或非门的所述第二输入端的反相器的输出端。18.如权利要求12所述的RF开关电路，其中所述多电平驱动器电路包括：●第一子驱动器，所述第一子驱动器被配置成接收所述加速控制信号并且在第一子驱动器输出节点处提供所述正供电电压和所述负供电电压中的一个；●第二子驱动器，所述第二子驱动器被配置成接收所述延迟开关控制信号并且在第二子驱动器输出节点处提供接地和所述负供电电压中的一个；●第一多电平驱动器FET，所述第一多电平驱动器FET耦合在正供电电压节点、多电平驱动器二极管的阳极和所述第一子驱动器输出节点之间，并且被配置成：当在所述第一子驱动器输出节点处提供所述负供电电压时，在所述正供电电压节点与所述多电平驱动器二极管的所述阳极之间选择性地提供低阻抗路径，以及当在所述第一子驱动器输出节点处提供所述正供电电压时，在所述正供电电压节点与所述多电平驱动器二极管的所述阳极之间提供高阻抗路径；●多电平驱动信号输出节点，所述多电平驱动信号输出节点耦合到所述多电平驱动器二极管的阴极；以及●第二多电平驱动器FET，所述第二多电平驱动器FET耦合在所述多电平驱动信号输出节点、所述第二子驱动器输出节点和所述第一子驱动器输出节点之间，并且被配置成：当在所述第一子驱动器输出节点处提供所述正供电电压时，在所述多电平驱动信号输出节点与所述第二子驱动器输出节点之间选择性地提供低阻抗路径，以及当在所述第一子驱动器输出节点处提供所述负供电电压时，在所述多电平驱动信号输出节点与所述第二子驱动器输出节点之间提供高阻抗路径。19.如权利要求17所述的RF开关电路，其中所述多电平驱动器电路还包括多个过电压二极管，所述多个过电压二极管耦合在所述多电平驱动信号输出节点与所述栅极驱动节点之间。20.如权利要求17所述的RF开关电路，其中所述加速控制信号发生器电路包括：●开关控制信号输入节点，所述开关控制信号输入节点被配置成接收所述开关控制信号；●互斥或非门，所述互斥或非门包括耦合到所述开关控制信号输入节点的第一输入端，和第二输入端；●多个反相器，所述多个反相器耦合在所述开关控制信号输入节点与所述互斥或非门的所述第二输入端之间；●加速控制信号输出节点，所述加速控制信号输出节点耦合到所述互斥或非门的输出端；以及●延迟开关控制信号输出节点，所述延迟开关控制信号输出节点耦合到所述多个反相器中的不直接耦合到所述互斥或非门的所述第二输入端的反相器的输出端。

百度查询： QORVO美国公司 开关时间减少的射频开关电路