买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：成都凯天电子股份有限公司

摘要：本发明公开了一种基于FPGA的多通道高速数据缓存系统及方法，系统包括依次连接的第一级前置缓存、第二级主缓存和第三级后置缓存；其中，第一级前置缓存用于对前级数据进行整理分包和时钟域转换，第二级主缓存用于将前级数据包按照不同的输入通道分块存储在不同的分区地址空间，第三级后置缓存用于从分区地址空间中读取数据，并将读取的数据按照后级的需求转换时钟域和接口时序。本发明利用FPGA逻辑代码实现多通道数据的读写仲裁，无需ARM软件参与，系统耦合性低，实时性更好，采用定量、定时和掉电三种条件触发读取第二级主缓存的操作，保证缓存内部数据能够被全部读出。

主权项：1.一种基于FPGA的多通道高速数据缓存系统的方法，应用于基于FPGA的多通道高速数据缓存系统，系统包括依次连接的第一级前置缓存、第二级主缓存和第三级后置缓存；其中，所述第一级前置缓存用于对前级数据进行整理分包和时钟域转换，所述第二级主缓存用于将前级数据包按照不同的输入通道分块存储在不同的分区地址空间，所述第三级后置缓存用于从分区地址空间中读取数据，并将读取的数据按照后级的需求转换时钟域和接口时序；所述第一级前置缓存为简单双口RAM，所述第一级前置缓存包括若干个前置缓存单元，所述前置缓存单元通过写口与输入通道连接，所述前置缓存单元通过读口与第二级主缓存连接，每个前置缓存单元的单元容量大小根据输入通道信息设置；其中，所述输入通道信息包括输入通道的数据类型数量与数据包大小，所述读口为AXI_Stream接口，用于输出数据和数据类型标识；所述第二级主缓存包括依次连接输入端口、AXI_Interconnect模块和输出端口，所述输入端口和输出端口均与读写控制模块连接，所述AXI_Interconnect模块还与MIG模块连接；其中，所述输入端口包括若干输入子模块，每个输入子模块与对应的前置缓存单元连接，每个输入子模块均设置有接口转换子单元，用于将接口转换到AXI_Full接口，输出端口具体为输出子模块，输出子模块与第三级后置缓存连接，用于将AXI_Full接口转换到AXI_Stream接口；所述第三级后置缓存具体为异步FIFO，所述异步FIFO的读口采用AXI_Stream接口；其特征在于，方法包括以下步骤：S1、通过第一级前置缓存的前置缓存单元对前级数据进行数据整理分包和时钟域转换，对每种类型的前级数据进行分类存储；S2、通过第二级主缓存读取前置缓存单元中的前级数据，将前级数据分块存储在第二级主缓存对应的分区地址空间；S3、通过轮询仲裁的方式读取第二级主缓存中的前级数据，将前级数据按照后级的需求转换时钟域和接口时序，存储于第三级后置缓存；所述S3中，通过轮询仲裁的方式读取第二级主缓存中的前级数据的方法具体为：设置定量、定时和掉电的读出条件，当满足读出条件时从第二级主缓存中读取前级数据；其中，满足定量的读取条件的方法具体为：若对应数据类型的数据量达到读出阈值，则满足定量的读取条件；满足定时的读取条件的方法具体为：若对应数据类型在预设的阈值时间内未达到读出阈值，则满足定时的读取条件；满足掉电的读取条件的方法具体为：若检测到掉电信号，则停止第二级主缓存写入前级数据，依次轮询所有数据类型的分区地址空间，若为非空，则满足掉电的读取条件。

全文数据：

权利要求：

百度查询： 成都凯天电子股份有限公司 一种基于FPGA的多通道高速数据缓存系统及方法