买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜灿芯半导体(上海)股份有限公司申请的专利一种高速同步SAR ADC开关电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119543944B 。

龙图腾网通过国家知识产权局官网在2025-05-13发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510104561.4，技术领域涉及：H03M1/12；该发明授权一种高速同步SAR ADC开关电路是由林志伦;岳庆华;庄志青设计研发完成，并于2025-01-23向国家知识产权局提交的专利申请。

本一种高速同步SAR ADC开关电路在说明书摘要公布了：本发明公开了一种高速同步SARADC开关电路，属于集成电路技术领域；本发明中包括粗逐次逼近、细逐次逼近以及时钟产生电路构成；其中粗逐次逼近包括CDAC，CCMP和CSAR_LOG；CDAC由M位的开关电容阵列组成，采用下级板采样的采样方式并且使用分裂电容的方式将每位电容拆分成2个半个电容；本发明通过粗逐次逼近和细逐次逼近结合弱上拉弱下拉开关，冗余位电容以及相应的时序控制，能够缓解高精度高速同步SARADC由于Vrefp，Vrefn经由封装到寄生电感而需求的片内去耦电容，从而起到减小芯片面积以及提高SARADC到采样速度。

本发明授权一种高速同步SAR ADC开关电路在权利要求书中公布了：1.一种高速同步SARADC开关电路，其特征在于，包括粗逐次逼近、细逐次逼近以及时钟产生电路构成；其中粗逐次逼近包括CDAC，CCMP和CSAR_LOG；输入信号以及ADC的参考电平Vrefp和Vrefn输入到CDAC的开关阵列上，CDAC的电容顶板Vtop_cp和Vtop_cn连接到比较器CCMP的输入端，CCMP的时钟信号为CCmp_en，CCMP的输出Qcp和Qcn连接到CSAR_LOG的输入端，CSAR_LOG一方面输出CDac_ctlM:1连接到CDAC的开关阵列控制信号，另一方面输出FDac_ctlN:N-M+1作为FDAC的开关阵列前M位的控制信号；CDAC由M位的开关电容阵列组成，采用下级板采样的采样方式并且使用分裂电容的方式将每位电容拆分成2个半个电容，在电容切换的时候，分别将差分电容阵列到对应电容切Vrefp和Vrefn来保持电容阵列的输出共模电平不变；细逐次逼近包括FDAC，FCMP和FSAR_LOG；FDAC由N位的开关电容阵列组成，采用下级板采样的采样方式并且使用分裂电容的方式，其中N位电容阵列的前M位开关由CSAR_LOG来控制，前M位的电容Cfn到Cfn-m+1不需要采用分裂电容，在Cfn-m+1后面接了相同尺寸大小的电容并分裂成2个相同大小的电容Cfn-m+1u和Cfn-m+1d作为冗余位电容，该冗余位以及后面的电容Cf0u和Cf0d、Cf1u和Cf1d到Cfn-mu和Cfn-md采用分裂电容切换方式；FCMP的输出Qfp和Qfn输入到FSAR_LOG模块，FSAR_LOG模块产生FDac_ctlN-M:1，作为FDAC的低位开关电容输入控制信号，FSAR_LOG模块输出Dout作为ADC逐次逼近的数字输出；采样开关只存在于Cfn到Cfn-m+1和Cfn-m+1u，Cfn-m+1d上；从Cfn-mu和Cfn-md到Cf0u和Cf0d对应的开关为NMOS接Vrefn、PMOS接Vrefp的普通开关，Cfn-m+1u和Cfn-m+1d对应的开关为NMOS接Vrefn、PMOS接Vrefp的普通开关以及由自举开关控制的NMOS开关连接到输入端Vip；Cfn到Cfn-m+1电容对应的开关由自举开关控制的NMOS器件M0连接到输入信号Vip，NMOS器件M2作为强下拉开关接Vrefn，PMOS器件M1作为强上拉开关接Vrefp，NMOS器件M4串联电阻R2作为弱下拉开关接Vrefn，PMOS器件M3串联电阻R1作为弱上拉开关接Vrefp。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人灿芯半导体(上海)股份有限公司，其通讯地址为：200135 上海市浦东新区中国(上海)自由贸易试验区张东路1158号礼德国际2号楼6楼；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。