申请/专利权人:LG伊诺特有限公司
申请日:2022-07-22
公开(公告)日:2024-04-23
公开(公告)号:CN117918039A
主分类号:H01L23/538
分类号:H01L23/538;H01L23/522;H01L23/13;H01L23/31;H01L25/16;H10B80/00
优先权:["20210723 KR 10-2021-0097391"]
专利状态码:在审-公开
法律状态:2024.04.23#公开
摘要:根据实施例的半导体封装包括:第一绝缘层;第一电路图案,所述第一电路图案设置在所述第一绝缘层上并且包括第一焊盘;第一模制层,所述第一模制层设置在所述第一绝缘层的上表面;贯通电极,所述贯通电极包括设置在所述第一焊盘上并具有第一宽度的第一导电耦合部和设置在所述第一导电耦合部上并具有小于所述第一宽度的第二宽度的贯通部,所述贯通电极穿过所述第一模制层;以及第二导电耦合部,所述第二导电耦合部设置在所述贯通电极的所述贯通部上;其中,所述第一导电耦合部的所述第一宽度小于所述第二导电耦合部的第三宽度。
主权项:1.一种半导体封装,包括:第一绝缘层;第一电路图案,所述第一电路图案设置在所述第一绝缘层上并且包括第一焊盘;第一模制层,所述第一模制层设置在所述第一绝缘层的上表面;贯通电极,所述贯通电极包括设置在所述第一焊盘上并具有第一宽度的第一导电耦合部和设置在所述第一导电耦合部上并具有小于所述第一宽度的第二宽度的贯通部,所述贯通电极穿过所述第一模制层;以及第二导电耦合部,所述第二导电耦合部设置在所述贯通电极的所述贯通部上;其中,所述第一导电耦合部的所述第一宽度小于所述第二导电耦合部的第三宽度。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。