申请/专利权人：IMEC非营利协会

申请日：2019-08-30

公开（公告）日：2024-04-26

公开（公告）号：CN110896049B

主分类号：H01L21/762

分类号：H01L21/762

优先权：["20180913 EP 18194368.9"]

专利状态码：有效-授权

法律状态：2024.04.26#授权;2021.10.01#实质审查的生效;2020.03.20#公开

摘要：一种用于形成半导体结构的方法，所述方法包括：a提供硅基材1，其具有分别属于第一基材区域13和第二基材区域14的第一平坦顶表面11和第二平坦顶表面12，第一平坦顶表面11低于第二顶表面12，由此形成划分第一基材区域13和第二基材区域14的台阶15，b在第二基材区域14中至少局部地形成一个或多个硅半导体器件，并且在第一基材区域13中至少局部地形成一个或多个III‑V半导体器件。

主权项：1.一种用于形成半导体结构的方法，所述方法包括：提供具有分别属于第一基材区域和第二基材区域的第一平坦顶表面和第二平坦顶表面的硅基材，第一平坦顶表面低于第二平坦顶表面，由此形成划分第一基材区域和第二基材区域的台阶；以及在第二基材区域中至少局部地形成一个或多个硅半导体器件，并且在第一基材区域中至少局部地形成一个或多个III-V半导体器件，其中，在第二基材区域中至少局部地形成一个或多个硅半导体器件和在第一基材区域中至少局部地形成一个或多个III-V半导体器件包括：在第二基材区域的第二平坦顶表面和第一基材区域的局部第一平坦顶表面上提供第一掩模，使得围绕部分第一平坦顶表面的区域保持未被掩蔽；通过蚀刻围绕该部分第一平坦顶表面的未掩蔽区域来形成围绕第一基材区域一部分的沟槽；在第一基材区域上提供介电材料以填充沟槽，覆盖第一基材部分，并且介电材料的顶表面是平坦的且与存在于第二平坦顶表面上的第一掩模的顶表面共面；在介电材料的顶表面上提供第二掩模，同时使至少部分第二基材区域未被该第二掩模掩蔽；在未被第二掩模掩蔽的第二基材区域中至少局部形成一个或多个硅半导体器件；在第一基材区域和第二基材区域上提供介电材料，以使得介电材料具有平坦顶表面，并且覆盖一个或多个至少局部形成的硅半导体器件；用第三掩模覆盖第二区域，并使至少部分第一区域未被该第三掩模掩蔽；对未掩蔽的第一区域进行蚀刻，直至形成第一腔，所述第一腔具有使部分第一平坦顶表面暴露的底部；在第一腔底部处形成第二腔，第二腔适用于III-V材料在其中外延生长期间捕获缺陷，第二腔具有被第一腔底部部分围绕的开口；III-V材料在第二腔中外延生长，直至III-V材料填充第一腔；以及由所生长的III-V材料至少局部形成一个或多个III-V半导体器件。

全文数据：

权利要求：

百度查询： IMEC非营利协会 在Si基材上集成III-V器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD