龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：湖南泽天智航电子技术有限公司
申请日：2024-02-02
公开（公告）日：2024-05-14
公开（公告）号：CN118035142A
主分类号：G06F13/28
分类号：G06F13/28;G06F13/12;G06F9/30
优先权：
专利状态码：在审-实质审查的生效
法律状态：2024.05.31#实质审查的生效;2024.05.14#公开
摘要：本发明公开了一种基于FPGA的SATA数据DMA传输系统及其方法，采用寄存器配置模块、第一FIFO存储模块、第二FIFO存储模块、DMA状态机模块、SATA控制器模块和MB总线与AXI总线转换模块，寄存器配置模块用于向DMA状态机模块发送启动、读写操作指令，接收busy信号；向SATA控制器模块发送启动、读写操作指令和用户数据长度，接收SATA_done信号；第一FIFO存储模块用于存储离散的用户内存空间基地址和相应空间大小；DMA状态机模块用于监测DMA状态机的状态；第二FIFO存储模块用于存储SATA读写数据；SATA控制器模块用于实现SATA接口功能。本发明提升了传输速率和CPU性能。
主权项：1.一种基于FPGA的SATA数据DMA传输系统，其特征在于，包括寄存器配置模块10、第一FIFO存储模块20、第二FIFO存储模块30、DMA状态机模块40、SATA控制器模块50和MB总线与AXI总线转换模块60，其中，所述寄存器配置模块10，分别与所述DMA状态机模块40和所述SATA控制器模块50相连接，用于向所述DMA状态机模块40发送启动、读写操作指令，接收busy信号；向所述SATA控制器模块50发送启动、读写操作指令和用户数据长度，接收SATA_done信号；所述第一FIFO存储模块20，与所述寄存器配置模块10相连接，用于存储离散的用户内存空间基地址和相应空间大小；所述DMA状态机模块40，与所述第一FIFO存储模块20相连接，用于监测DMA状态机的状态；所述第二FIFO存储模块30，与所述DMA状态机模块40相连接，用于存储SATA读写数据；所述SATA控制器模块50，分别与所述寄存器配置模块10、所述第二FIFO存储模块30和SATA盘相连接，用于实现SATA接口功能；所述MB总线与AXI总线转换模块60，分别与所述DMA状态机模块40和CPU相连接，用于实现Mb总线与AXI总线的转换。
全文数据：
权利要求：
百度查询： 湖南泽天智航电子技术有限公司 一种基于FPGA的SATA数据DMA传输系统及其方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号