申请/专利权人：夏月石

申请日：2020-04-15

公开（公告）日：2024-06-07

公开（公告）号：CN111383699B

主分类号：G11C19/18

分类号：G11C19/18;G11C19/34

优先权：

专利状态码：有效-授权

法律状态：2024.06.07#授权;2020.07.31#实质审查的生效;2020.07.07#公开

摘要：本发明公开了自动复位位移寄存器，包括三极管VT1、三极管VT2、CMOS反相器CM1、CMOS反相器CM2、直流电源、交流电源、与非门、SR锁存器；三极管VT2的集电极通讨CMOS反相器CM2输出之后与奇数锁存器的两个输出端Q端和端分别组成与非门；三极管VT1的集电极通过CMOS反相器CM1输出之后与偶数锁存器的两个输出端Q端和端分别组成与非门；信号输入端分成两组，一组经过非门，另一组不经过非门，这两组分别和三极管VT1、CMOS反相器CM1的输出端组成与非门；信号经过若干存储元电路后，最后一个SR锁存器的输出端Q端为信号输出端。本发明实现自动复位与位移，解决锁存器空翻问题。

主权项：1.自动复位位移寄存器，其特征在于，包括三极管VT1、三极管VT2、CMOS反相器CM1、CMOS反相器CM2、直流电源和交流电源，所述三极管VT1的集电极和三极管VT2的集电极均连接到直流电源的正极，所述三极管VT1的发射极和三极管VT2的发射极均连接到直流电源的负极；CMOS反相器CM1、CMOS反相器CM2均并联于直流电源上；所述三极管VT1的基极和三极管VT2的基极均连接到交流电源上；还包括若干存储元电路，各个存储元电路依次串连，将存储元电路从第一个进行标号，第一个存储元电路为U1，第二个存储元电路为U2，第n个为存储元电路为Un，这样形成奇数位标号的存储元电路为U1、U3、U2n+1以及偶数位标号的U2、U4、U2n；每个所述存储元电路包括两个与非门、与非门SR锁存器，每个与非门对应连接与非门SR锁存器的输入端S和与非门SR锁存器的输入端R；三极管VT2的集电极通讨CMOS反相器CM2输出之后与奇数锁存器的两个输出端Q端和端分别组成与非门；三极管VT1的集电极通过CMOS反相器CM1输出之后与偶数锁存器的两个输出端Q端和端分别组成与非门；信号输入端分成两组，一组经过非门，另一组不经过非门，这两组分别和三极管VT1、CMOS反相器CM1的输出端组成与非门；信号经过若干串连的存储元电路后，最后一个存储元电路的与非门SR锁存器的输出端Q端为信号输出端；还包括电阻R1、电阻R2，所述三极管VT1的集电极连接电阻R1，电阻R1连接直流电源的正极；所述三极管VT2的集电极连接电阻R2，电阻R2连接直流电源的正极；还包括二极管VD1、二极管VD2，所述二极管VD1的正极连接到直流电源的负极，所述二极管VD1的正极连接到三极管VT1的基极和交流电源的公共端；所述二极管VD2的正极连接到直流电源的负极，所述二极管VD2的正极连接到三极管VT2的基极和交流电源的公共端；所述CMOS反相器CM1输入端连接三极管VT1的集电极与电阻R1的公共端，CMOS反相器CM1输出端作为奇数位标号的存储元电路的每个与非门的一个输入端，CMOS反相器CM1中间端的一端连接到直流电源的正极、另一端连接到直流电源的负极；所述CMOS反相器CM2输入端连接三极管VT2的集电极与电阻R2的公共端，CMOS反相器CM2输出端作为偶数位标号的存储元电路的每个与非门的一个输入端，CMOS反相器CM2中间端的一端连接到直流电源的正极、另一端连接到直流电源的负极。

全文数据：

权利要求：

百度查询： 夏月石 自动复位位移寄存器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD