申请/专利权人:杭州迪普科技股份有限公司
申请日:2024-03-01
公开(公告)日:2024-06-18
公开(公告)号:CN118210561A
主分类号:G06F9/4401
分类号:G06F9/4401
优先权:
专利状态码:在审-公开
法律状态:2024.06.18#公开
摘要:本申请提供一种FPGA快速加载方法、装置、设备及介质。所述方法应用于CPLD,所述CPLD连接了CPU和FPGA,其中,所述方法包括:响应于FPGA配置加载指令,依次接收所述CPU分段发送的FPGA配置文件;将接收到的所述FPGA配置文件的数据片段依次存储在所述CPLD中的缓冲区中;将所述缓冲区中的所述数据片段依次发送给所述FPGA,以使所述FPGA加载所述FPGA配置文件。
主权项:1.一种FPGA快速加载方法,应用于CPLD,所述CPLD连接了CPU和FPGA,其特征在于,所述方法包括:响应于FPGA配置加载指令,依次接收所述CPU分段发送的FPGA配置文件;将接收到的所述FPGA配置文件的数据片段依次存储在所述CPLD中的缓冲区中;将所述缓冲区中的所述数据片段依次发送给所述FPGA,以使所述FPGA加载所述FPGA配置文件。
全文数据:
权利要求:
百度查询: 杭州迪普科技股份有限公司 一种FPGA快速加载方法、装置、设备及介质
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。