申请/专利权人:浙江华视智检科技有限公司
申请日:2024-05-28
公开(公告)日:2024-06-25
公开(公告)号:CN118250407A
主分类号:H04N5/14
分类号:H04N5/14;G06T1/20;G06T1/60;G01V8/00;H04N23/951
优先权:
专利状态码:在审-公开
法律状态:2024.06.25#公开
摘要:本发明公开了一种基于FPGA的查表扫描式图像叠加系统及方法,通过行、列叠加信息表的组合判断确定总图像所有像素点的叠加信息,实现多幅图像、任意位置的图像叠加,通过上位机对RAM中的行、列叠加信息表进行更新,从而改变要叠加的子图像的相对位置和大小。
主权项:1.一种基于FPGA的查表扫描式图像叠加系统,其特征在于,包括初始化配置模块、读取模块、按位与模块、判断计算模块和叠加逻辑模块,初始化配置模块,用于初始化RAM_row存储器和RAM_column存储器,并将子图像行叠加位置信息表配置给RAM_row存储器,将子图像列叠加位置信息表配置给RAM_column存储器,读取模块,用于根据读地址从RAM_row存储器中读取第x个深度的数据为参数Ax和RAM_column存储器中读取第y个深度的数据为参数By,按位与模块,用于将参数Ax和参数By按位与,得到一个新的参数C,判断计算模块,用于通过新参数C判断总图形的像素点[x,y]参与叠加的子图像,并依次计算得到每个像素点的值,叠加逻辑模块,用于根据读取的叠加信息执行图像叠加操作。
全文数据:
权利要求:
百度查询: 浙江华视智检科技有限公司 基于FPGA的查表扫描式图像叠加系统及方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。