申请/专利权人:中国电子科技集团公司第十研究所
申请日:2022-11-10
公开(公告)日:2024-06-25
公开(公告)号:CN115865572B
主分类号:H04L25/02
分类号:H04L25/02;H04L25/40
优先权:
专利状态码:有效-授权
法律状态:2024.06.25#授权;2023.04.14#实质审查的生效;2023.03.28#公开
摘要:本发明提供一种高速并行接收机数据重构系统及方法,所述系统包括:依次连接的数据延迟扩展模块、N点FFT模块、频域旋转模块、N点IFFT模块和数据整理输出模块,以及与频域旋转模块连接的旋转系数生成模块;通过数据延迟扩展模块将N路并行信号进行延迟扩展,再经过N点FFT后,通过频域旋转模块完成频域数据重构,再经过N点IFFT后送入数据整理输出模块,得到重构后的N2路并行时域信号,完成了输入信号的重构。本发明的实现结构简单且所需资源少。
主权项:1.一种高速并行接收机数据重构系统,适用于FPGA硬件处理,其特征在于,包括:依次连接的数据延迟扩展模块、N点FFT模块、频域旋转模块、N点IFFT模块和数据整理输出模块,以及与频域旋转模块连接的旋转系数生成模块;数据延迟扩展模块首先对输入的信号进行一个时钟节拍的延迟,再将延迟后的信号与原始信号重新构建一个N路并行延时扩展数据;N点FFT模块对N路并行延时扩展数据进行快速傅里叶变换;旋转系数生成模块根据输入的需要旋转次数生成对应的旋转系数;频域旋转模块将输入的N路并行延时扩展数据的快速傅里叶变换数据与旋转系数生成模块生成的旋转系数进行点乘,得到N路并行频域旋转数据;N点IFFT模块对N路并行频域旋转数据进行快速傅里叶反变换,得到旋转后的N路并行的时域信号;将旋转后的N路并行的时域信号送入数据整理输出模块,得到经过数据重构后重新排列正确的N2路并行数据。
全文数据:
权利要求:
百度查询: 中国电子科技集团公司第十研究所 一种高速并行接收机数据重构系统及方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。