申请/专利权人：江苏帝奥微电子股份有限公司

申请日：2023-12-22

公开（公告）日：2024-06-28

公开（公告）号：CN117749191B

主分类号：H03M1/46

分类号：H03M1/46;H03K3/037;H03K5/24

优先权：

专利状态码：有效-授权

法律状态：2024.06.28#授权;2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明公开了一种用于逐次逼近式的模拟‑数字转换器的逻辑控制电路及应用，包括：N+1个移位寄存器依次连接，前N个移位寄存器分别对应连接N个置位信号发生器的使能端，N+1个移位寄存器分别通过延迟对应连接N+1个带使能控制和置位功能的D‑触发器的使能端，N个置位信号发生器的输出分别对应连接后N个带使能控制和置位功能的D‑触发器的S端；N+1个移位寄存器的移位端均与逐次逼近式的模拟‑数字转换器中比较器的复位信号连接，N个置位信号发生器的A端、N+1个带使能控制和置位功能的D‑触发器的CK端均与逐次逼近式的模拟‑数字转换器中比较器的比较结果端连接。本发明的逻辑控制电路提升了逐次逼近式模拟‑数字转换器的速度。

主权项：1.一种用于逐次逼近式的模拟-数字转换器的逻辑控制电路，其特征在于，包括：N个置位信号发生器、N+1个移位寄存器、N+1个延迟以及N+1个带使能控制和置位功能的D-触发器，所述N+1个移位寄存器依次连接，前N个移位寄存器分别对应连接N个置位信号发生器的使能端，N+1个移位寄存器分别通过延迟对应连接N+1个带使能控制和置位功能的D-触发器的使能端，N个置位信号发生器的输出分别对应连接后N个带使能控制和置位功能的D-触发器的S端；所述N+1个移位寄存器的移位端均与逐次逼近式的模拟-数字转换器中比较器的复位信号连接，所述N个置位信号发生器的A端、N+1个带使能控制和置位功能的D-触发器的CK端均与逐次逼近式的模拟-数字转换器中比较器的比较结果端连接；每个置位信号发生器均由第一与非门和低电平脉冲发生器组成，所述第一与非门的A端与逐次逼近式的模拟-数字转换器中比较器的比较结果端连接，所述第一与非门的B端分别与移位寄存器连接，所述第一与非门的Y端与低电平脉冲发生器的输入端连接，所述低电平脉冲发生器的输出端与后N个带使能控制和置位功能的D-触发器的S端连接；所述低电平脉冲发生器包括：第一反相器、P型MOS晶体管、第一电阻、N型MOS晶体管、第一电容和第二与非门，所述第一反相器的输入端与第一与非门的Y端连接，所述第一反相器的输出端分别与P型MOS晶体管的栅极、第二与非门的B端、N型MOS晶体管的栅极连接，所述P型MOS晶体管的源极与电源连接，所述P型MOS晶体管的漏极分别与第一电阻的一端、第二与非门的A端、第一电容的一端连接，所述N型MOS晶体管的漏极与第一电阻的另一端连接，所述N型MOS晶体管的源极、第一电容的另一端接地，所述第二与非门的输出端与带使能控制和置位功能的D-触发器的S端连接；每个带使能控制和置位功能的D-触发器由第三与非门和D-触发器构成，所述第三与非门的A端与所述延迟中的第三反相器的输出端连接，所述第三与非门的B端均与逐次逼近式的模拟-数字转换器中比较器的cmp_b输出端连接，所述第三与非门的Y端与D-触发器的CK端连接，所述D-触发器的D端与移位寄存器的Q_b端连接，后N个D-触发器的S端对应连接第二与非门的输出端，第一个D-触发器的S端、后N个D-触发器的R端均与模拟-数字转换器中比较器的复位信号连接。

全文数据：

权利要求：

百度查询： 江苏帝奥微电子股份有限公司 用于逐次逼近式的模拟-数字转换器的逻辑控制电路及应用

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD