买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：南京邮电大学;南京邮电大学南通研究院有限公司

摘要：本发明公开一种芯粒延迟故障测试电路及方法，属于测量、测试的技术领域。该电路包含绑定在芯粒每个输出引脚的数字转换输入单元C、绑定在输入引脚的时间数字转换输出单元、初始化模块和芯粒测试访问控制电路。所有数字转换单元串联形成TDC链，将待测TSV传播延时分割成连续小的时间间隔在TDC链上传播并转换为数字信号，观测是否存在延迟故障；芯粒测试访问控制电路控制测试路径的配置、测试模式的选择以及TDC链的移位、更新、捕获操作。本发明针对芯粒延迟故障测试需求，提出一种高精度的测试电路，该测试电路无需增加额外的测试端口且测试精度突破了门级延迟的限制。

主权项：1.一种芯粒延迟故障测试电路，其特征在于，用于对包含至少两层芯粒的Chiplet系统进行延时故障测试，每层芯粒插入一个测试电路；其中，所述每层芯粒插入的测试电路均包括：至少一个与芯粒功能输出引脚相连的时间数字转换输入单元，各时间数字转换输入单元串联连接组成时间数字转换输入扫描链，所述时间数字转换输入扫描链首端的时间数字转换输入单元的串行输入端口连接芯粒测试访问控制电路，至少一个与芯粒功能输入引脚相连的时间数字转换输出单元，各时间数字转换输出单元串联连接组成时间数字转换输出扫描链，所述时间数字转换输出扫描链的首端与时间数字转换输入扫描链的末端连接构成时间数字转换扫描链，时间数字转换输出扫描链末端的时间数字转换输出单元的串行输出端口连接芯粒测试访问控制电路，所述时间数字转换扫描链包含两条延迟链，初始化模块，分别与两条延迟链首尾相连，构成一条用于测试激励在待测硅通孔开始传播时传播高电平的环路延迟链A，以及一条用于测试激励在待测硅通孔结束传播时传播高电平的环路延迟链B，及，芯粒测试访问控制电路，通过硅通孔连接下一层芯粒的测试数据输入端口、测试模式选择信号输入端口、时钟信号输入端口、复位控制信号输入端口、测试响应信号输出端口；在各控制周期的测试控制信号下处理下一层芯粒的测试数据，获取测试路径配置信号、测试指令以及本层芯粒各控制周期的测试响应数据；根据测试指令控制本层芯粒接入的时间数字转换扫描链传播来自下一层芯粒的测试数据；根据测试路径配置信号传输下一层芯粒的测试模式选择信号至上一层芯粒测试电路中的芯粒测试访问电路并回传上一层芯粒的测试响应数据至下一层芯粒测试电路中的芯粒访问电路，传输下一层芯粒的测试数据至上一层芯粒测试电路中的芯粒测试访问电路并选择本层芯粒一个控制周期的测试响应数据输出。

全文数据：

权利要求：

百度查询： 南京邮电大学 南京邮电大学南通研究院有限公司 一种芯粒延迟故障测试电路及方法