买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：深圳联康测控有限公司

摘要：本发明公开了一种多通道并行可变增益差分输入采集板卡，属于电子技术领域，包括主处理器模块、采集模块和电源模块，解决了信号采集卡的通道数量不足、信号范围窄、抗干扰能力弱、系统配置不灵活的技术问题，提高了数据采集的效率，特别适用于需要实时监控多个参数的复杂系统，能够根据不同的信号强度进行调整，确保信号在不同强度下均能被准确采集，提升了抗干扰能力和信号质量，使得采集数据更加准确和可靠，减少了外部设备的依赖，降低了系统复杂性和体积，系统可以灵活设置每个通道的共模电压和参考电压，适应不同应用场景的需求，配备了指示灯单元，能够实时显示系统的运行状态和故障信息，方便用户进行监控和维护。

主权项：1.一种多通道并行可变增益差分输入采集板卡，其特征在于：包括主处理器模块、采集模块和电源模块，主处理器模块包括指示灯单元和FPGA控制器单元，FPGA控制器单元由FPGA控制器及其外围电路构成；采集模块包括第一通道单元、第二通道单元、第三通道单元和第四通道单元，第一通道单元、第二通道单元、第三通道单元和第四通道单元均与FPGA控制器连接；第一通道单元包括输入放大单元、单端转差分单元和AD转换单元，输入放大单元的输入端连接外部单端模拟信号、输出端连接单端转差分单元的输入端，单端转差分单元的输出端输出差分信号，AD转换单元的输入端连接单端转差分单元的输出端、输出端通过SPI总线连接FPGA控制器的一个BANK34，FPGA控制器的另一个BANK35提供增益控制信号CH0_A0CH0_A1，增益控制信号CH0_A0CH0_A1被连接到输入放大单元的增益控制端，FPGA控制器的BANK35还分别为单端转差分单元和AD转换单元分别提供共模电压CH0_VOCM和参考电压CH0_VREF；第二通道单元、第三通道单元和第四通道单元的电路原理均与第一通道单元的电路原理相同；第二通道单元、第三通道单元和第四通道单元分别通过不同的SPI总线连接FPGA控制器的BANK34；FPGA控制器的BANK35分别为第二通道单元、第三通道单元和第四通道单元提供共模电压CH1_VOCM、共模电压CH2_VOCM和共模电压CH3_VOCM；FPGA控制器的BANK35还分别为第二通道单元、第三通道单元和第四通道单元提供参考电压CH1_VREF、参考电压CH2_VREF和参考电压CH3_VREF；FPGA控制器的BANK35还分别为第二通道单元、第三通道单元和第四通道单元提供增益控制信号CH1_A0CH1_A1、增益控制信号CH2_A0CH2_A1和增益控制信号CH3_A0CH3_A1；电源模块为主处理器模块和采集模块供电；指示灯单元连接FPGA控制器的BANK35；所述输入放大单元包括放大器U19，电阻R103、电阻R118、电容C217、电容C218、电阻R100、电容C208和电容C209，放大器U19的1脚和2脚分别连接外部单端模拟信号，放大器U19的1脚连接外部单端模拟信号的正极、2脚连接外部单端模拟信号的负极，放大器U19的2脚和9脚均连接地线、3脚连接5V电源的负极、8脚连接5V电源的正极，电容C217和电容C218均为放大器U19的3脚上的滤波电容，电容C208和电容C209均为放大器U19的8脚上的滤波电容，放大器U19的7脚构成了输入放大单元的输出端；增益控制信号CH0_A0CH0_A1包括两个控制信号，分别为CH0_AO和CH0_A1，FPGA控制器的BANK35分别通过两个不同的IO口提供CH0_AO和CH0_A1，放大器U19的4脚和5脚构成了输入放大单元的增益控制端，放大器U19的4脚和5脚分别连接CH0_A0和CH0_A1；单端转差分单元包括滤波器电路和差分转换放大器电路，滤波器电路包括电阻R114、电容C216和电阻R115，差分转换放大器电路包括放大器U18及其外围电路、电容C215、电阻R1548、电阻R119、电阻R108和电阻R116，放大器U18的10脚和9脚分别通过电阻R1548和电阻R119连接电阻R115的2脚，电阻R115的1脚通过电阻R114连接放大器U19的7脚，电容C216与电阻R115并联；放大器U18的4脚通过一个电感L21连接共模电压CH0_VOCM、6脚和5脚分别连接电阻R108的1脚和电阻R116的1脚，电阻R108的2脚和电阻R116的2脚构成了单端转差分单元的输出端，电容C215的一端连接电阻R108的2脚、另一端连接电阻R116的2脚；AD转换单元包括AD芯片U20、电阻R110、电阻R1101、电阻R1102、电阻R1103、电阻R1549、电阻R105和电阻R104，AD芯片U20的4脚连接电阻R108的2脚、3脚连接电阻R116的2脚，AD芯片U20的1脚连接参考电压CH0_VREF，AD芯片U20的6脚、7脚、8脚和9脚分别通过电阻R110、电阻R1101、电阻R1102和电阻R1103连接FPGA控制器的BANK34的不同的IO口，AD芯片U20的6脚、7脚、8脚和9脚构成了AD转换单元的输出端；电阻R1549、电阻R105和电阻R104分别为AD芯片U20的9脚、8脚和7脚的上拉电阻。

全文数据：

权利要求：

百度查询： 深圳联康测控有限公司 一种多通道并行可变增益差分输入采集板卡