申请/专利权人：郑州云海信息技术有限公司

申请日：2018-08-30

公开（公告）日：2019-01-04

公开（公告）号：CN109144904A

主分类号：G06F13/12(2006.01)I

分类号：G06F13/12(2006.01)I

优先权：

专利状态码：失效-发明专利申请公布后的驳回

法律状态：2023.04.25#发明专利申请公布后的驳回;2019.01.29#实质审查的生效;2019.01.04#公开

摘要：本发明公开了一种SGPIO信号缓冲电路，包括：SGPIO信号传输的电路中，保证了驱动端、接收端、第一缓冲模块、第二缓冲模块；驱动端通过传输线与接收端连接；第一缓冲模块与驱动端连接，第二缓冲模块与接收端连接；第一缓冲模块和第二缓冲模块，用于消除SGPIO信号传输过程中的过冲和振铃。本实施例中的电路，在SGPIO信号传输过程中，保证了驱动端的输出阻抗与传输路径阻抗相同，进而消除了SGPIO信号传输中的过冲或者振铃，提升了SGPIO信号的质量。

主权项：1.一种SGPIO信号缓冲电路，其特征在于，包括：驱动端、接收端、第一缓冲模块、第二缓冲模块；所述驱动端通过传输线与所述接收端连接；所述第一缓冲模块与所述驱动端连接，所述第二缓冲模块与所述接收端连接；所述第一缓冲模块和所述第二缓冲模块，用于消除所述SGPIO信号传输过程中的过冲和振铃。

全文数据：一种SGPIO信号缓冲电路技术领域本发明涉及电路设计领域，尤其涉及一种SGPIO信号缓冲电路。背景技术SGPIOSerialGeneralPurposeInputoutput用于SASSATA控制卡HBA与硬盘背板之间的通讯，HBA通过SGPIO来获得背板上的硬盘插座状况和发出硬盘LED状态指示信号。在SAS背板上传输SGPIO信号时，信号从驱动端经过PCB走线、连接器、信号线缆传输到接收端的时候，由于驱动端的输出阻抗与传输路径的阻抗不匹配，信号传输时感受到阻抗变化时会产生反射，多次反射就会产生过冲或者振铃。发明内容有鉴于此，本发明公开了一种SGPIO信号缓冲电路，解决了现有技术中存在的SGPIO信号传输过程中存在过冲或者振铃的问题。本发明公开了一种SGPIO信号缓冲电路，包括：驱动端、接收端、第一缓冲模块、第二缓冲模块；所述驱动端通过传输线与所述接收端连接；所述第一缓冲模块与所述驱动端连接，所述第二缓冲模块与所述接收端连接；所述第一缓冲模块和所述第二缓冲模块，用于消除所述SGPIO信号传输过程中的过冲和振铃。可选的，所述第一缓冲电路包括：第一电阻和第一电容；所述第一电阻与所述驱动端串联连接；所述第一电容与所述驱动端并联连接。可选的，所述第一电阻包括至少一个电阻。可选的，所述第一电容的电容值为100pF。可选的，所述第二缓冲电路包括：第二电阻和第二电容；所述第二电阻与所述接收端串联连接；所述第二电容与所述驱动端并联连接。可选的，所述第二电阻包括至少一个电阻。可选的，所述第二电容的电容值为100pF。可选的，所述第一缓冲模块与所述第二缓冲模块的阻抗是基于阻抗匹配原则确定的；所述阻抗匹配原则为所述驱动端的阻抗+第一缓冲模块的阻抗＝接收端的阻抗+第二缓冲模块的阻抗＝传输路径的阻抗。本发明实施例公开了一种SGPIO信号缓冲电路，包括：SGPIO信号传输的电路中，保证了驱动端、接收端、第一缓冲模块、第二缓冲模块；驱动端通过传输线与接收端连接；第一缓冲模块与驱动端连接，第二缓冲模块与接收端连接；第一缓冲模块和第二缓冲模块，用于消除SGPIO信号传输过程中的过冲和振铃。本实施例中的电路，在SGPIO信号传输过程中，保证了驱动端的输出阻抗与传输路径阻抗相同，进而消除了SGPIO信号传输中的过冲或者振铃，提升了SGPIO信号的质量。并且，第一缓冲模块和第二缓冲模块中包含的电容，可以用来吸收SGPIO信号传输过程中在传输线上产生的高频噪声，从而进一步提高了SGPIO信号的质量。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1示出了本发明实施例提供的一种SGPIO信号缓冲电路的结构示意图；图2示出了本发明实施例提供的一种SGPIO信号缓冲电路的结构的另一示意图；图3示出了本发明实施例提供的一种SGPIO信号缓冲电路的结构的又一示意图；图4示出了本发明实施例提供的一种SGPIO信号缓冲电路的结构的再一示意图。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。参考图1，示出了本发明实施例提供的一种SGPIO信号缓冲电路的结构示意图，在本实施例中，该电路包括：驱动端100、接收端200、第一缓冲模块300、第二缓冲模块400；其中，驱动端100通过传输线与接收端200连接；所述第一缓冲模块300与所述驱动端100连接，所述第二缓冲模块400与接收端200连接；并且，第一缓冲模块和第二缓冲模块，用于消除所述SGPIO信号传输过程中的过冲和振铃。本实施例中，如图2所示，第一缓冲模块300可以为一个RC滤波电路，具体的，该第一缓冲模块包括：第一电阻301和第一电容302；第一电阻301与驱动端100串联连接；第一电容302与驱动端100并联连接。其中，第一电阻301可以包含至少一个电阻。第一电容用于吸收SGPIO信号传输过程中传输线上产生的高频噪声。优选的，第一电容的电容值可以为100pF。优选的，第一电容的电容值为100pF25V耐压0420封装的贴片陶瓷电容。技术人员通过大量的实验证明，电容值在100pF的情况下，可以对高频噪声的吸收达到更佳的效果。在本实施例中，如图3所示，第一缓冲模块400可以为一个RC滤波电路，具体的，该第二缓冲模块400包括：第二电阻401和第二电容402；所述第二电阻401与所述接收端串联连接；所述第二电容403与所述接收端并联连接；其中，第二电阻401包括至少一个电阻。优选的，第二电容的电容值可以为100pF。优选的，第二电容的电容值为100pF25V耐压0420封装的贴片陶瓷电容。技术人员通过大量的实验证明，电容值在100pF的情况下，可以对高频噪声的吸收达到更佳的效果。具体的，如图4所示，在一种实施方式中SGPIO信号缓冲电路包括：驱动端100、接收端200、与驱动端100串联连接的第一电阻301、与驱动端100并联连接的第一电容302、与接收端200串联连接的第二电阻401、与接收端200并联连接的第二电容402,；其中驱动端100和接收端通过传输线连接。本实施例中，SGPIO信号缓冲电路在设计的过程中，还包括第一缓洪模块和第二缓冲模块阻抗的确定过程，具体包括：确定驱动端的阻抗特性和接收端的阻抗特性以及传输线的电阻值；基于阻抗匹配原则，确定第一缓冲模块和第二缓冲模块的阻抗值；其中，阻抗匹配原则为：所述阻抗匹配原则为所述驱动端的阻抗+第一缓冲模块的阻抗＝接收端的阻抗+第二缓冲模块的阻抗＝传输路径的阻抗。其中，由于电容对阻抗的影响较小，在保证第一电容和第二电容的电容值可以有效的吸收高频噪声的情况下，直接根据阻抗匹配原则，确定第一电阻的电阻值和第二电阻的电阻值即可。进一步的，为了得到更加稳定的SGPIO信号，在SGPIO信号传输过程中，通过示波器观察SGPIO信号，并根据SGPIO信号的质量，调整第一电阻值和第二电阻值，进而得到最优的第一电阻值和第二电阻值。本实施例中，SGPIO信号缓冲电路包括：SGPIO信号传输的电路中，保证了驱动端、接收端、第一缓冲模块、第二缓冲模块；驱动端通过传输线与接收端连接；第一缓冲模块与驱动端连接，第二缓冲模块与接收端连接；第一缓冲模块和第二缓冲模块，用于消除SGPIO信号传输过程中的过冲和振铃。本实施例中的电路，在SGPIO信号传输过程中，保证了驱动端的输出阻抗与传输路径阻抗相同，进而消除了SGPIO信号传输中的过冲或者振铃，提升了SGPIO信号的质量。并且，第一缓冲模块和第二缓冲模块中包含的电容，可以用来吸收SGPIO信号传输过程中在传输线上产生的高频噪声，从而进一步提高了SGPIO信号的质量。需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

权利要求：1.一种SGPIO信号缓冲电路，其特征在于，包括：驱动端、接收端、第一缓冲模块、第二缓冲模块；所述驱动端通过传输线与所述接收端连接；所述第一缓冲模块与所述驱动端连接，所述第二缓冲模块与所述接收端连接；所述第一缓冲模块和所述第二缓冲模块，用于消除所述SGPIO信号传输过程中的过冲和振铃。2.根据权利要求1所述的电路，其特征在于，所述第一缓冲电路包括：第一电阻和第一电容；所述第一电阻与所述驱动端串联连接；所述第一电容与所述驱动端并联连接。3.根据权利要求2所述电路，其特征在于，所述第一电阻包括至少一个电阻。4.根据权利要求2所述的电路，其特征在于，所述第一电容的电容值为100pF。5.根据权利要求1所述的电路，其特征在于，所述第二缓冲电路包括：第二电阻和第二电容；所述第二电阻与所述接收端串联连接；所述第二电容与所述驱动端并联连接。6.根据权利要求5所述的电路，其特征在于，所述第二电阻包括至少一个电阻。7.根据权利要求7所述的电路，其特征在于，所述第二电容的电容值为100pF。8.根据权利要求1所述的电路，其特征在于，所述第一缓冲模块与所述第二缓冲模块的阻抗是基于阻抗匹配原则确定的；所述阻抗匹配原则为所述驱动端的阻抗+第一缓冲模块的阻抗＝接收端的阻抗+第二缓冲模块的阻抗＝传输路径的阻抗。

百度查询： 郑州云海信息技术有限公司 一种SGPIO信号缓冲电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD