申请/专利权人：灿芯半导体(上海)股份有限公司

申请日：2018-11-21

公开（公告）日：2023-09-05

公开（公告）号：CN109378024B

主分类号：G11C7/10

分类号：G11C7/10;G11C7/22

优先权：

专利状态码：有效-授权

法律状态：2023.09.05#授权;2019.03.19#实质审查的生效;2019.02.22#公开

摘要：本发明公开了一种多模式的ONFI接口写通道发送电路，包括第一发送单元和第二发送单元，所述第一发送单元包括触发器、时钟锁存器和时钟选择器，D端连接所述时钟选择器的第一输入端，用于传输多周期的高电平和多周期的低电平；CK端连接所述触发器和所述时钟锁存器，EN端连接所述触发器的输入端，所述触发器的输出端的连接所述时钟锁存器的输入端，所述时钟锁存器的输出端连接所述时钟选择器的第二输入端；第二发送单元包括寄存器和第一选择器；所述第一选择器的第一输入端输入上升沿驱动数据；所述寄存器将上升沿驱动数据转换为下降沿驱动数据，并传输给所述第二选择器的第一输入端。解决了不同模式和不同传输频率的兼容问题。

主权项：1.一种多模式的ONFI接口写通道发送电路，其特征在于，包括第一发送单元和第二发送单元，其中，所述第一发送单元包括触发器、时钟锁存器和时钟选择器，D端连接所述时钟选择器的第一输入端，用于传输多周期的高电平和多周期的低电平；CK端连接所述触发器和所述时钟锁存器，EN端连接所述触发器的输入端，所述触发器的输出端的连接所述时钟锁存器的输入端，所述时钟锁存器的输出端连接所述时钟选择器的第二输入端；CK端和EN端用来传输和控制器时钟同频的类时钟信号；第二发送单元包括寄存器和第一选择器；所述第一选择器的第一输入端输入上升沿驱动数据；所述寄存器将上升沿驱动数据转换为下降沿驱动数据，并传输给所述第一选择器的第二输入端；所述第一发送单元为数据使能、读使能、写使能或时钟信号发送单元；所述第二发送单元为数据信号发送单元。

全文数据：一种多模式的ONFI接口写通道发送电路技术领域本发明涉及ONFIOpenNANDFlashInterfaceSpecification接口技术领域，尤其涉及ONFI接口写通道发送电路。背景技术在ONFI接口写通道发送电路中，不同模式的发送信号的时序差别比较大，并且传输频率从10Mhz到400Mhz，给设计带来很大难度，现有产品技术不能做到不同模式和不同频率的兼容。发明内容本发明的目的在于提供一种多模式的ONFI接口写通道发送电路，解决了不同模式和不同传输频率的兼容问题。实现上述目的的技术方案是：一种多模式的ONFI接口写通道发送电路，包括第一发送单元和第二发送单元，其中，所述第一发送单元包括触发器、时钟锁存器和时钟选择器，D端连接所述时钟选择器的第一输入端，用于传输多周期的高电平和多周期的低电平；CK端连接所述触发器和所述时钟锁存器，EN端连接所述触发器的输入端，所述触发器的输出端的连接所述时钟锁存器的输入端，所述时钟锁存器的输出端连接所述时钟选择器的第二输入端；CK端和EN端用来传输和控制器时钟同频的类时钟信号；第二发送单元包括寄存器和第一选择器；所述第一选择器的第一输入端输入上升沿驱动数据；所述寄存器将上升沿驱动数据转换为下降沿驱动数据，并传输给所述第二选择器的第一输入端。优选的，D1端连接所述第一选择器的第一输入端，用于传输上升沿驱动数据；D2端连接所述寄存器的输入端，用于传输上升沿驱动数据；所述寄存器的输出端连接所述第一选择器的第二输入端；CK’端连接所述寄存器，用于传输控制器时钟；SEL’端连接所述第一选择器，用于传输时钟延迟14周期的信号；SEL端连接所述时钟选择器。优选的，CK端连接到控制器的反向时钟信号，D端、EN端和SEL端通过控制器根据协议产生相应的控制信号。本发明的有益效果是：本发明通过有效的设计，使得不同模式和不同传输频率兼容，使产品应用范围大幅扩展。附图说明图1是本发明中第一发送单元的电路图；图2是本发明中第二发送单元的电路图。具体实施方式下面将结合附图对本发明作进一步说明。在ONFI协议接口信号有：ALE地址使能，CE_n片选，CLE命令使能，DQ数据，DQS数据使能，RE_nW读使能，WE_nCLK写使能时钟，WP_n写保护，RB_n闲忙，ZQ。本发明主要针对DQ，DQS，RE_nW，WE_nCLK的写通道结构进行阐述，其他信号是整周期的单一信号。对于DQS，RE_nW，WE_nCLK三个信号，从协议上可以看到，它们可以是多周期的高电平，多周期的低电平，以及和与控制器时钟同频的信号。所以，本发明提出了一种可以兼容以上几种信号模式的接口电路。多模式的ONFI接口写通道发送电路，包括第一发送单元和第二发送单元。第一发送单元为DQS、RE_nW及WE_nCLK信号发送单元；第二发送单元为DQ信号发送单元。请参阅图1，第一发送单元包括上升沿触发的触发器11、时钟锁存器12和时钟选择器13。D端连接时钟选择器13的第一输入端，用于传输多周期的高电平和多周期的低电平。CK端连接触发器11和时钟锁存器12，EN端连接触发器11的输入端，触发器11的输出端的连接时钟锁存器12的输入端，时钟锁存器12的输出端连接时钟选择器13的第二输入端。CK端和EN端用来控制传输和控制器时钟同频的类时钟信号。SEL端连接时钟选择器13，用来控制选择两种类型的输入。图1中，时钟选择器13的输出端Q。从NV-DDR双沿采样ONFI接口模式协议中可以发现，CLK时钟与其他命令的触发时间相差半个时钟周期，所以在第一发送单元的CK端连接到控制器的反向时钟信号，其他发送单元的控制端D端、EN端、SEL端可以通过控制器根据协议产生相应的控制信号。对于DQ信号，在NV-DDR和NV-DDR2NV-DDR3双沿采样ONFI接口3种模式的模式中，从协议中可以知道，为了保证更好的时序要求，需要把DQS信号发送跳变延放在DQ的中间位置。因为DQ和DQS是相同频率的信号，这就要求DQS和DQ信号之间在发送的时候有14时钟周期的相位差。请参阅图2，第二发送单元包括负时钟延触发的寄存器21和第一选择器22。D1端连接第一选择器22的第一输入端，用于传输上升沿驱动数据。D2端连接寄存器21的输入端，用于传输上升沿驱动数据。寄存器21的输出端连接第一选择器22的第二输入端。寄存器21将上升沿驱动数据转换为下降沿驱动数据。CK’端连接寄存器21，用于传输控制器时钟。SEL’端连接第一选择器22，用于传输时钟延迟14周期的信号。第一选择器22选择上升沿驱动数据和下降沿驱动数据。从而满足DQS信号和DQ信号的时序关系。以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

权利要求：1.一种多模式的ONFI接口写通道发送电路，其特征在于，包括第一发送单元和第二发送单元，其中，所述第一发送单元包括触发器、时钟锁存器和时钟选择器，D端连接所述时钟选择器的第一输入端，用于传输多周期的高电平和多周期的低电平；CK端连接所述触发器和所述时钟锁存器，EN端连接所述触发器的输入端，所述触发器的输出端的连接所述时钟锁存器的输入端，所述时钟锁存器的输出端连接所述时钟选择器的第二输入端；CK端和EN端用来传输和控制器时钟同频的类时钟信号；第二发送单元包括寄存器和第一选择器；所述第一选择器的第一输入端输入上升沿驱动数据；所述寄存器将上升沿驱动数据转换为下降沿驱动数据，并传输给所述第二选择器的第一输入端。2.根据权利要求1所述的多模式的ONFI接口写通道发送电路，其特征在于，D1端连接所述第一选择器的第一输入端，用于传输上升沿驱动数据；D2端连接所述寄存器的输入端，用于传输上升沿驱动数据；所述寄存器的输出端连接所述第一选择器的第二输入端；CK’端连接所述寄存器，用于传输控制器时钟；SEL’端连接所述第一选择器，用于传输时钟延迟14周期的信号；SEL端连接所述时钟选择器。3.根据权利要求2所述的多模式的ONFI接口写通道发送电路，其特征在于，CK端连接到控制器的反向时钟信号，D端、EN端和SEL端通过控制器根据协议产生相应的控制信号。

百度查询： 灿芯半导体(上海)股份有限公司 一种多模式的ONFI接口写通道发送电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD