龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：电子科技大学
申请日：2024-03-22
公开（公告）日：2024-06-21
公开（公告）号：CN118227544A
主分类号：G06F13/42
分类号：G06F13/42
优先权：
专利状态码：在审-公开
法律状态：2024.06.21#公开
摘要：本发明公开了一种异构总线并行协同的电路系统及通信方法，所述系统，包括：1个处理器，N个芯片、N个电阻R、N个二极管D；处理器仅通过配置GPIO的工作模式就能实现SPI和I2C并行协同工作，可在SPI和I2C总线同时存在和具有共用引脚的情况下，实现异构总线并行协同工作。本发明的方法不仅能实现同类总线并行通信，提升数据速率，且能够抑制电路中的共模干扰，提升传感精度，还能够解决异构总线只能独立工作的问题，实现异构总线协同工作，节省处理器的引脚，从而极大的降低系统成本、功耗，同时提高系统的数据速率，且降低系统共模干扰。
主权项：1.一种异构总线并行协同的电路系统，包括：1个处理器，N个芯片、N个电阻R、N个二极管D；所述处理器通过导线连接芯片1-N，包括2N+3个GPIO，用于实现总线协议处理、引脚输入或输出切换、对输出引脚赋值、接收输入引脚的数据；其中，GPIO表示通用输入输出引脚，根据需求配置为输入或输出模式，用于实现至少两种异构总线的通信，处理器接收芯片数据或处理器发送数据到芯片，实现双向通信功能；所述芯片1-N根据实际需求设定，可为任意芯片，N表示同一种芯片的数量；所述芯片1-N中均包括CS、SCLKSCL、SDISDA、SDO引脚；其中，CS表示芯片的片选引脚；SCLKSCL表示芯片的时钟引脚，且表示具有复用功能；SDISDA表示芯片的数据引脚，且表示具有复用功能；SDO表示芯片的数据引脚；所述N个二极管D1-DN用于选择SDISDA的工作方向，实现单向传输功能；所述N个电阻R1-RN实现限流功能。
全文数据：
权利要求：
百度查询： 电子科技大学 一种异构总线并行协同的电路系统及通信方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号