申请/专利权人:深圳天狼芯半导体有限公司
申请日:2020-08-14
公开(公告)日:2024-06-21
公开(公告)号:CN112084733B
主分类号:G06F30/3315
分类号:G06F30/3315;G06F30/327;G06F30/392
优先权:
专利状态码:有效-授权
法律状态:2024.06.21#授权;2021.01.01#实质审查的生效;2020.12.15#公开
摘要:本申请适用于集成电路设计及版图领域,提供了芯片的时钟树布图方法及装置,包括:首先根据芯片的尺寸大小将所述芯片划分为多个时钟区域;然后在每个时钟区域内设置至少一个子锁相环的控制输出电路;其中,子锁相环的控制输出电路包括滤波器、压控振荡器、电荷泵和分频器;各个子锁相环的控制输出电路为各自所在的时钟区域内的多个逻辑电路提供第一时钟信号;将各个子锁相环的鉴相器排布在时钟源的周围;连接每个子锁相环的鉴相器和时钟源;从而减小了各个逻辑电路的时钟信号的路径延时,在超低工作电压下无需插入过多的时钟缓冲器以平衡路径延时,可实现超低工作电压下芯片的时钟信号的同步。
主权项:1.一种芯片的时钟树布图方法,其特征在于,包括:根据芯片的尺寸大小将所述芯片划分为多个时钟区域;在每个所述时钟区域内设置至少一个子锁相环的控制输出电路;其中,所述子锁相环的控制输出电路包括滤波器、压控振荡器、电荷泵和分频器;各个所述子锁相环的控制输出电路为各自所在的所述时钟区域内的多个逻辑电路提供第一时钟信号;将各个所述子锁相环的鉴相器排布在时钟源的周围;连接每个所述子锁相环的鉴相器和所述时钟源。
全文数据:
权利要求:
百度查询: 深圳天狼芯半导体有限公司 芯片的时钟树布图方法及装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。