龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：株式会社索思未来
申请日：2021-11-19
公开（公告）日：2024-06-25
公开（公告）号：CN118251724A
主分类号：G11C7/10
分类号：G11C7/10;G11C5/14
优先权：
专利状态码：在审-公开
法律状态：2024.06.25#公开
摘要：存储器电路具有：根据请求信号执行写入动作或读取动作的多个存储器组；与多个存储器组分别对应地设置的多个存储器组控制部；以及将请求信号输出到相邻的存储器组控制部的第一存储器控制部。存储器组控制部中的每一个根据接收的请求信号中包含的地址信号，将请求信号输出到对应的存储器组或后级的存储器组控制部。由此，能够通过各存储器组控制部针对每个存储器组控制访问，从而能够抑制访问时间的增加且同时抑制功耗的增加。
主权项：1.一种存储器电路，包括：多个存储器组，其每一个包括多个存储器单元，根据请求信号执行写入动作或读取动作；多个存储器组控制部，其与所述多个存储器组分别对应地设置；以及第一存储器控制部，其将从外部接收的请求信号输出到相邻的存储器组控制部，其中，所述多个存储器组控制部中的每一个在接收的所述请求信号中包含的地址信号表示对应的存储器组的情况下，将所述请求信号输出到对应的存储器组，在所述地址信号表示对应的存储器组以外的情况下，将所述请求信号输出到后级的存储器组控制部。
全文数据：
权利要求：
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号