申请/专利权人:ARM有限公司
申请日:2019-06-04
公开(公告)日:2024-06-25
公开(公告)号:CN110581703B
主分类号:H03K17/22
分类号:H03K17/22;G06F1/24
优先权:["20180608 US 16/004,009"]
专利状态码:有效-授权
法律状态:2024.06.25#授权;2021.06.22#实质审查的生效;2019.12.17#公开
摘要:本文描述的各种实现方式涉及一种集成电路,集成电路具有被布置为用作锁存器的第一器件。第一器件可以包括内部器件和外部器件。集成电路可以包括耦接到第一器件且被布置为用作电平转换器的第二器件。第二器件可以包括上部器件和下部器件。下部器件可以交叉耦接到内部器件和上部器件的栅极。集成电路可以包括施加到外部器件和下部器件的栅极的输入信号,从而根据下部器件的输出生成输出信号,将输出信号施加到内部器件和上部器件的栅极以激活对输出信号的锁存。
主权项:1.一种集成电路,包括:第一器件,被布置为用作锁存器,其中所述第一器件包括内部器件和外部器件;第二器件,耦接到所述第一器件且被布置为用作电平转换器,其中所述第二器件包括上部器件和下部器件,其中所述下部器件的输出交叉耦接到所述内部器件的栅极和所述上部器件的栅极;以及输入信号,施加到所述外部器件的栅极和所述下部器件的栅极,从而根据所述下部器件的输出来生成输出信号,其中将所述输出信号施加到所述内部器件的栅极和所述上部器件的栅极以激活对所述输出信号的锁存,其中,所述输出信号包括反馈信号,所述反馈信号具有第一反馈信号和第二反馈信号;以及其中,所述第一反馈信号从所述下部器件中的第一下部器件输出,且仅被施加到所述内部器件中的第一内部器件的栅极、所述上部器件中的第一上部器件的栅极以及耦接所述第一器件的第二内部器件和第一外部器件的漏极端子的节点。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。