申请/专利权人：成都格胜智芯科技有限公司

申请日：2024-03-25

公开（公告）日：2024-06-28

公开（公告）号：CN118263245A

主分类号：H01L27/07

分类号：H01L27/07;H01L29/739;H01L29/06

优先权：

专利状态码：在审-公开

法律状态：2024.06.28#公开

摘要：本发明属于功率半导体技术，具体涉及一种具有PMOS结构的SJRCIGBT器件。本发明通过在传统的逆导SJIGBT器件P型柱区上方P型基区中引入与发射极相连的虚拟栅形成PMOS结构，PMOS结构P型基区与发射极金属形成肖特基接触。在器件正向导通时，PMOS结构引入了微沟槽，提升了器件的阴极侧载流子浓度，即使在有效沟道密度降低时，与之前的逆导SJIGBT结构具有可比拟的导通压降。器件反向导通时，低浓度P型基区，高浓度N型基区和肖特基接触都降低了器件阳极侧的载流子注入效率，降低了漂移区剩余载流子浓度；在器件反向恢复时，需要抽取的剩余载流子减少，降低了器件反向恢复电荷。

主权项：1.一种具有PMOS结构的逆导SJIGBT器件，其特征在于，其元胞结构包括集电极金属1、重掺杂第一导电类型半导体集电区2、重掺杂第二导电类型半导体集电区3、第一导电类型半导体缓冲层4、第二导电类型半导体柱区5、第一导电类型半导体柱区6、第二导电类型半导体载流子存储区7、第一导电类型半导体体区8、第一多晶硅栅9、栅氧化层10、重掺杂第二导电类型半导体发射区11、重掺杂第一导电类型半导体欧姆接触区12、发射极金属13、第二多晶硅栅14、第二导电类型半导体基区15、第一导电类型半导体基区16和介质层17；所述重掺杂第一导电类型半导体集电区2和重掺杂第二导电类型半导体集电区3并列设置于集电极金属1上表面，所述第一导电类型半导体缓冲层4位于重掺杂第一导电类型半导体集电区2和重掺杂第二导电类型半导体集电区3的上表面；所述第二导电类型半导体柱区5和第一导电类型半导体柱区6位于第一导电类型半导体缓冲层4上表面，且第二导电类型半导体柱区5位于第一导电类型半导体柱区6的两侧；所述第二导电类型半导体载流子存储区7位于第二导电类型半导体柱区5和第一导电类型半导体柱区6的上表面；所述第一导电类型半导体体区8位于第二导电类型半导体载流子存储区7的上表面且仅位于第二导电类型半导体柱区5的正上方，所述第一导电类型半导体基区16位于第二导电类型半导体载流子存储区7的上表面且仅位于第一导电类型半导体柱区6的上方；沿第一导电类型半导体体区8顶部有多个由第一多晶硅栅9和栅氧化层10构成的第一沟槽栅，在相邻的第一沟槽栅之间的第一导电类型半导体体区8的上层具有交替并列设置的重掺杂第二导电类型半导体发射区11和重掺杂第一导电类型半导体欧姆接触区12，并且第一沟槽栅将第一导电类型半导体体区8和第一导电类型半导体基区16隔离，第一沟槽栅沿器件垂直方向延伸至第二导电类型半导体柱区5中；沿第一导电类型半导体基区16顶部有多个由第二多晶硅栅14和栅氧化层10构成的第二沟槽栅，第二沟槽栅沿器件垂直方向延伸至第一导电类型半导体柱区6中；所述发射极金属13位于第一沟槽栅、第二沟槽栅、第二导电类型半导体发射区11、重掺杂第一导电类型半导体欧姆接触区12和第一导电类型半导体基区16的上表面，第一沟槽中的第一多晶硅栅9和发射极金属13被介质层17隔离。

全文数据：

权利要求：

百度查询： 成都格胜智芯科技有限公司 一种具有PMOS结构的逆导SJ IGBT器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD