龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：南京邮电大学
申请日：2024-04-02
公开（公告）日：2024-07-05
公开（公告）号：CN118301494A
主分类号：H04N25/778
分类号：H04N25/778;H04N25/779
优先权：
专利状态码：在审-实质审查的生效
法律状态：2024.07.23#实质审查的生效;2024.07.05#公开
摘要：本发明公开了一种多忆阻器阵列成像电路结构及使用方法，至少包括若干阵列排布的忆阻成像单元、输出通道地址选择模块和信号放大模块；每个忆阻成像单元包括光敏模块G、忆阻器m1、忆阻器m2和二极管VD；每个光敏模块G的输出端分别连接忆阻器m1和忆阻器m2，光敏模块G和忆阻器m1间连接有用于输出信号的二极管VD；每一列忆阻成像单元中所有忆阻器组{m2}共用一个输出通道地址选择模块的信号端；每一行忆阻成像单元的所有二极管组{VD}共用一个传输至信号放大模块AMP的输出端；所有光敏模块G共用信号输入端Va，所有忆阻器组{m1}另一端共用信号输入端Vb。本发明简化了成像的形成和控制过程。
主权项：1.一种多忆阻器阵列成像电路结构，其特征在于：至少包括若干阵列排布的忆阻成像单元、输出通道地址选择模块和信号放大模块；所述每个忆阻成像单元包括光敏模块G、忆阻器m1、忆阻器m2和二极管VD；每个光敏模块G的输出端分别连接忆阻器m1和忆阻器m2，光敏模块G和忆阻器m1间连接有用于输出信号的二极管VD；每一列忆阻成像单元中所有忆阻器组{m2}共用一个输出通道地址选择模块的信号端；每一行忆阻成像单元的所有二极管组{VD}共用一个传输至信号放大模块AMP的输出端；所有光敏模块G共用信号输入端Va，所有忆阻器组{m1}另一端共用信号输入端Vb。
全文数据：
权利要求：
百度查询： 南京邮电大学 一种多忆阻器阵列成像电路结构及使用方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号