买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：中国计量科学研究院

摘要：本发明公开了一种在FPGA上实现的一维相位展开方法，采用数据延迟操作，使得所述包裹的相位Phase_wrapped与所述增减标志位FLAG的时序对齐，并对包裹的相位进行展开得到初步相位展开结果Phase_unwrapped_reg0；然后对所述初步相位展开结果Phase_unwrapped_reg0在单点截断处实现相位展开得到所述展开的相位Phase_unwrapped。本发明无需调用乘法器，仅需延迟、加减操作即可在FPGA硬件平台实现相位展开算法，增强了算法的鲁棒性。

主权项：1.一种在FPGA上实现的一维相位展开方法，包括包裹的相位Phase_wrapped和展开的相位Phase_unwrapped，其特征在于，所述步骤如下：步骤1：使包裹的相位Phase_wrapped延迟一个时钟输出得到包裹的相位延迟一个时钟输出结果Phase_wrapped_reg；步骤2：若所述包裹的相位延迟一个时钟输出结果Phase_wrapped_reg所述包裹的相位Phase_wrapped，则向下差分信号Phase_delta_H＝所述包裹的相位延迟一个时钟输出结果Phase_wrapped_reg–所述包裹的相位Phase_wrapped；否则向上差分信号Phase_delta_L＝所述包裹的相位Phase_wrapped-所述包裹的相位延迟一个时钟输出结果Phase_wrapped_reg；步骤3：令CLK_H为向下差分信号Phase_delta_H的最高位；令CLK_L为向上差分信号Phase_delta_L的最高位；步骤4：向下差分信号计数器FLAG_H为2位计数器，其初始值为2'b00；向上差分信号计数器FLAG_L为2位计数器，其初始值为2'b11，以所述向下差分信号的最高位CLK_H的上升沿来临作为条件，触发所述2位计数器向下差分信号计数器FLAG_H加1；以所述向上差分信号的最高位CLK_L的上升沿来临作为条件，触发所述2位计数器向上差分信号计数器FLAG_L减1；步骤5：令向上、向下差分信号计数器之和FLAG_OUT＝所述向下差分信号计数器FLAG_H+所述向上差分信号计数器FLAG_L，且取增减标志位FLAG为所述向上、向下差分信号计数器之和FLAG_OUT的低二位，即FLAG＝FLAG_OUT[1:0]；步骤6：采用数据延迟操作，将所述包裹的相位Phase_wrapped与所述增减标志位FLAG的时序对齐，当所述增减标志位FLAG＝2'b00时，则令初步相位展开结果Phase_unwrapped_reg0等于所述包裹的相位Phase_wrapped加上2π弧度对应的常量；当所述增减标志位FLAG＝2'b10，则令初步相位展开结果Phase_unwrapped_reg0等于所述包裹的相位Phase_wrapped减去2π弧度对应的常量；当所述增减标志位FLAG＝2'b11，则令初步相位展开结果Phase_unwrapped_reg0等于所述包裹的相位Phase_wrapped；所述增减标志位FLAG＝2'b01为禁止出现的状态，凡出现所述增减标志位FLAG＝2'b01的情况，应立即将所述向下差分信号计数器FLAG_H与所述向上差分信号计数器FLAG_L同时重置为2'b00，且令初步相位展开结果Phase_unwrapped_reg0等于所述包裹的相位Phase_wrapped，当增减标志位FLAG＝2'b00，则令所述初步相位展开结果Phase_unwrapped_reg0等于所述包裹的相位Phase_wrapped加上2π弧度对应的常量；增减标志位FLAG＝2'b01为禁止出现的状态，当增减标志位FLAG＝2'b01时，应将向下差分信号计数器FLAG_H与向上差分信号计数器FLAG_L同时重置为2'b00，且令初步相位展开结果Phase_unwrapped_reg0等于展开的相位Phase_unwrapped；当增减标志位FLAG＝2'b10，则令初步相位展开结果Phase_unwrapped_reg0等于所述包裹的相位Phase_wrapped减去2π弧度对应的常量；当增减标志位FLAG＝2'b11，则令所述初步相位展开结果Phase_unwrapped_reg0等于所述包裹的相位Phase_wrapped；步骤7：将所述初步相位展开结果Phase_unwrapped_reg0延迟一个时钟得到初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1；将所述初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1延迟一个时钟得到初步相位展开结果的两时钟延迟结果Phase_unwrapped_reg2；步骤8：若所述初步相位展开结果Phase_unwrapped_reg0所述初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1，并且所述初步相位展开结果的两时钟延迟结果Phase_unwrapped_reg2所述初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1，则所述初步相位展开结果Phase_unwrapped_reg0－所述初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1＝Phase_unwrapped_delta0，所述初步相位展开结果的两时钟延迟结果Phase_unwrapped_reg2－所述初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1＝Phase_unwrapped_delta1；若Phase_unwrapped_delta0与Phase_unwrapped_delta1均大于所述Phase_const，则应当对所述初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1的值加上2π弧度对应的常量；若所述初步相位展开结果Phase_unwrapped_reg0所述初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1，并且所述初步相位展开结果的两时钟延迟结果Phase_unwrapped_reg2所述初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1，则所述单所述初步相位展开结果的Phase_unwrapped_reg1－所述初步相位展开结果Phase_unwrapped_reg0＝Phase_unwrapped_delta2，所述初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1－所述初步相位展开结果的两时钟延迟结果Phase_unwrapped_reg2＝Phase_unwrapped_delta3；若Phase_unwrapped_delta2与Phase_unwrapped_delta3均大于Phase_const，则应当对所述初步相位展开结果的单时钟延迟结果Phase_unwrapped_reg1的值减去2π弧度对应的常量。

全文数据：

权利要求：

百度查询： 中国计量科学研究院 一种在FPGA上实现的一维相位展开方法