Document
拖动滑块完成拼图
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

一种具有体内非浮动埋层的VDMOSFET及制备方法 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:西安电子科技大学

摘要:本发明公开了一种具有体内非浮动埋层的VDMOSFET及制备方法,属于半导体技术领域,该VDMOSFET由若干方形不对称半元胞结构组成,相邻两个方形不对称半元胞结构包括:衬底层;第一、第二N‑外延层;第一、第二PWELL;第一、第二P+源区;第一、第二N+源区;第一、第二非浮动埋层;第一、第二栅电极;第一、第二源电极;漏电极;其中,第一非浮动埋层位于第一N‑外延层内,且部分邻接第一P+源区,部分邻接第二N‑外延层;第二非浮动埋层位于第一N‑外延层内,且邻接第二P+源区。本发明通过这种加入浮动结的不对称结构,显著提高器件短路耐受特性的同时,还可以显著降低器件比导通电阻。

主权项:1.一种具有体内非浮动埋层的VDMOSFET,其特征在于,所述VDMOSFET包括若干不对称半元胞结构;相邻两个不对称半元胞结构包括:衬底层1;第一N-外延层21,位于所述衬底层1的上表面;第二N-外延层22,位于所述第一N-外延层21上;第一PWELL41,位于所述第二N-外延层22内的一端;第一P+源区61,位于所述第二N-外延层22内且邻接所述第一PWELL41;第二P+源区62,位于所述第二N-外延层22内的另一端;第二PWELL42,位于所述第二N-外延层22内且邻接所述第二P+源区62;其中,所述第一P+源区61和所述第二PWELL42之间的第二N-外延层22作为JFET区;第一N+源区51,位于所述第一PWELL41内且邻接所述第一P+源区61;第二N+源区52,位于所述第二PWELL42内且邻接所述第二P+源区62;第一非浮动埋层13,位于所述第一N-外延层21内,且部分所述第一非浮动埋层13邻接所述第一P+源区61,部分所述第一非浮动埋层13邻接所述第二N-外延层22;第二非浮动埋层14,位于所述第一N-外延层21内,且所述第二非浮动埋层14邻接所述第二P+源区62;第一栅电极71,位于所述第一PWELL41和部分所述第一N+源区51上;第二栅电极72,位于所述第二PWELL42、部分所述第二N+源区52和部分所述第二N-外延层22上;第一源电极81,位于部分所述第一N+源区51、部分所述第一P+源区61上;第二源电极82,位于部分所述第二N+源区52、部分所述第二P+源区62上;漏电极9,位于所述衬底层1的下表面;其中,从俯视方向看:所述第一N+源区51和所述第二N+源区52分别呈方形结构;所述第一P+源区61和所述第一N+源区51组成方形结构,所述第二P+源区62和所述第二N+源区52组成方形结构,且所述第一P+源区61和所述第二P+源区62分别呈L形结构;所述第一PWELL41、所述第一P+源区61和所述第一N+源区51组成方形结构,所述第二PWELL42、所述第二P+源区62和所述第二N+源区52组成方形结构;所述第一PWELL41、所述第一P+源区61、所述第一N+源区51和所述第一非浮动埋层13组成方形结构,所述第二PWELL42、所述第二P+源区62、所述第二N+源区52和所述第二非浮动埋层14组成方形结构。

全文数据:

权利要求:

百度查询: 西安电子科技大学 一种具有体内非浮动埋层的VDMOSFET及制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。