申请/专利权人：中国电子科技集团公司第四十一研究所

申请日：2013-11-12

公开（公告）日：2016-04-27

公开（公告）号：CN103593313B

主分类号：G06F13/38(2006.01)I

分类号：G06F13/38(2006.01)I;G06F13/36(2006.01)I

优先权：

专利状态码：失效-未缴年费专利权终止

法律状态：2024.06.28#未缴年费专利权终止;2016.04.27#授权;2014.03.19#实质审查的生效;2014.02.19#公开

摘要：本发明公开了一种提高HPI接口访问速度与准确度的方法及装置，特征是包括采用可编程逻辑器件，设计一段HPI访问时序，用户访问时按照32位指令方式发送地址和数据，HPI访问时序自动产生两次半字访问所需的时序，操作完毕再释放总线，在访问时同时判断HRDY。本发明利用可编程逻辑器件的编程能力，设计一段HPI访问时序，实现读写一次DSP地址空间仅需要一次读写的目的，不仅速度快，而且由于两次操作不存在中断情况而不会出现HPI操作出错的情况，从而避免了无法利用HRDY信号来结束HPI操作、只能用固定延时进行访问的缺点，提高了HPI接口访问的准确度，同时将两次操作并为一次操作也将HPI访问速度提高了一倍。

主权项：一种提高HPI接口访问速度与准确度的方法，其特征在于包括采用可编程逻辑器件，设计一段HPI访问时序，用户访问时按照32位指令方式发送地址和数据，HPI访问时序自动产生两次半字访问所需的时序，操作完毕再释放总线，在访问时同时判断HRDY；具体包括以下步骤：a以PCI操作为主机访问方，描述语言采用VHDL语言；如果PCI访问者的请求及应答信号是LHOLD和LHOLDA，DSP读写访问的请求及应答信号是HOLDDSP和HOLDADSP，假设HPI占用总线时的信号量是HOLDHPI，那么HPI发出总线请求信号LHOLD时，DSP总线空闲并且没有HPI操作，那么LHODA应答信号有效；PCI操作完毕LHOLD和LHOLDA失效，但是保持占有DSP总线，仅当HPI操作也完成的时候才释放HOLDDSP信号；b判断主机发起访问的是写或读命令，如果是写命令，PCI访问HPI地址时设置HPI的片选HCS有效，在PCI的ADS信号有效时段内设置HPI当前访问的寄存器地址HCNTL和高低字节访问信号HHWIL，写入高低字节访问信号HHWIL中第一个16位数据后等待HPI的HRDY信号，待HRDY信号为低时表示半字写操作完成，此时写入另外16位数据，在HPI的32位数据全部写入后HRDY会无效1－2个PCI时钟，PCI写操作时占用地址和数据线，在HPI两次操作之间由HOLDHPI信号控制PCI释放数据总线；如果是读命令，首先将PCI的数据总线挂接到临时数据寄存器上，使能HPI选通信号，读入第一个16位数据存入临时数据寄存器中，设置HHWIL读入第二个16位数据也写入临时数据寄存器中，此时使能PCI的READY信号通知PCI总线读走数据。

全文数据：

权利要求：

百度查询： 中国电子科技集团公司第四十一研究所 一种提高HPI接口访问速度与准确度的方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD