申请/专利权人：烽火通信科技股份有限公司;武汉飞思灵微电子技术有限公司

申请日：2019-12-03

公开（公告）日：2022-09-09

公开（公告）号：CN112910467B

主分类号：H03M5/14

分类号：H03M5/14;H03K19/017;H03K19/0175;H03K19/0185

优先权：

专利状态码：有效-授权

法律状态：2022.09.09#授权;2021.06.22#实质审查的生效;2021.06.04#公开

摘要：本发明公开了一种NRZ编码电路及应用该编码电路的高速接口电路，涉及半导体集成电路领域，所述NRZ编码电路包括并行转串行电路、时钟倍频电路和输出整形电路，并行转串行电路用于根据参考时钟CLK将两路同步的并行数据转换成一串行数据；时钟倍频电路用于根据参考时钟CLK得到速率倍增的倍频时钟信号；输出整形电路用于在倍频时钟信号下将所述串行数据整形为数字信号后进行输出，得到NRZ编码信号。本发明提供的NRZ编码电路，可以在并行转串行接口电路中实现NRZ速率倍增，对于PAM4信号和NRZ信号，同时实现了相同的最大调制速率。

主权项：1.一种NRZ编码电路，其特征在于，包括：并行转串行电路，其用于根据参考时钟将两路同步的并行数据转换成一串行数据；时钟倍频电路，其用于根据参考时钟得到速率倍增的倍频时钟信号；输出整形电路，其用于在倍频时钟信号下将所述串行数据整形为数字信号后进行输出，得到速率倍增的NRZ编码信号；其中，所述时钟倍频电路包括：一反相电路，其用于根据所述参考时钟输出反相时钟和同相时钟；所述并行转串行电路包括两个并联设置的第一支路和第二支路；所述第一支路包括依次串联的缓冲与整形电路1和传输门M1，所述第一支路的输入端连接其中一路同步的并行数据；所述第二支路包括依次串联的缓冲与整形电路2和传输门M2，所述第二支路的输入端连接另一路同步的并行数据；同时，所述传输门M1的第1端与一个同相时钟相连，所述传输门M2的第1端与一个反相时钟相连，所述传输门M1的第3端和传输门M2的第3端相连，且所述传输门M1的第3端输出串行数据；所述时钟倍频电路还包括：传输电路，其包括延时器、传输门M3和传输门M4，所述延时器的两个输入端分别连接所述同相时钟和反相时钟，所述延时器的两个输出端分别连接所述传输门M3的第2端和传输门M4的第2端，所述传输门M3的第1端与所述同相时钟相连，所述传输门M4的第1端与所述反相时钟相连，所述传输门M3的第3端和传输门M4的第3端相连；缓冲与整形电路3，其输入端与所述传输门M3的第三端相连，所述缓冲与整形电路3的输出端输出倍频时钟信号。

全文数据：

权利要求：

百度查询： 烽火通信科技股份有限公司;武汉飞思灵微电子技术有限公司 一种NRZ编码电路、编码器及高速接口电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD