申请/专利权人:新华三技术有限公司
申请日:2023-05-18
公开(公告)日:2023-09-05
公开(公告)号:CN116708321A
主分类号:H04L47/52
分类号:H04L47/52;H04L47/6275;H04L12/46;H04L12/42
优先权:
专利状态码:在审-实质审查的生效
法律状态:2023.11.03#实质审查的生效;2023.09.05#公开
摘要:本申请提供基于FPGA的RPR带宽提速系统及方法,其中,系统包括两个RPRMAC模块,一个RPRadaptor模块,RPRMAC模块分别连接下端的RPR端口,RPRMAC模块连接所述RPRadaptor,RPRadaptor模块连接上端以太网端口,以太网端口连接交换芯片,RPRadaptor模块用于两个RPR模块与交换芯片之间RPR组网适配,RPRadaptor模块至少包括下环处理模块,下环处理模块连接存储器,存储器根据RPRMAC模块上传的报文的优先级分类划分多个缓存区,所述多个缓存区用于RPRMAC模块上传报文时根据报文优先级以节拍报文分步进行对应缓存区的存放;缓存区用于待确认上传的节拍报文组成完整报文后通过以太网端口上传至交换芯片。本申请实施例在基于FPGA的RPR环系统只做小幅度改动情况下,可大幅度RPR环带宽。
主权项:1.基于可编程逻辑硬件的RPR带宽提速系统,包括两个RPRMAC模块,一个RPRadaptor模块,所述的RPRMAC模块分别连接下端的RPR端口,所述RPRMAC模块连接所述RPRadaptor,所述RPRadaptor模块连接上端以太网端口,所述以太网端口连接交换芯片,所述RPRadaptor模块用于两个RPR模块与交换芯片之间RPR组网适配,所述RPRadaptor模块至少包括下环处理模块,所述下环处理模块连接存储器,其特征在于,所述存储器根据RPRMAC模块上传的报文的优先级分类划分多个缓存区,所述多个缓存区用于RPRMAC模块上传报文时根据报文优先级以节拍报文分步进行对应缓存区的存放;缓存区用于待确认上传的节拍报文组成完整报文后通过以太网端口上传至所述交换芯片。
全文数据:
权利要求:
百度查询: 新华三技术有限公司 基于可编程逻辑硬件的RPR带宽提速系统及方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。