申请/专利权人：电子科技大学

申请日：2023-06-26

公开（公告）日：2023-09-05

公开（公告）号：CN116707529A

主分类号：H03M1/46

分类号：H03M1/46;H03K3/037

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.09.22#实质审查的生效;2023.09.05#公开

摘要：本发明属于模数转换器技术领域，尤其涉及一种高精度低功耗的CDAC电路。本发明主要包括分段电容模块、采样开关模块以及共模电压发生器模块。本发明为一种基于电荷重分配的电容性DAC，利用电容存储电荷的特性，在采样结束时将电容上极版悬空，即可完成对输入信号的采样保持，无需额外的采样保持电路；本发明采用三段式电容阵列，在保持电容线性的同时，大大减小了电容的面积，从而实现高精度；本发明中CDAC采用分裂电容技术，开关切换模式为无置位单调型电容切换模式，相比于传统置位型开关切换模式节省大部分功耗，实现低功耗；本发明中CDAC采用无共模电压结构，省去了外部共模电压以及相关共模驱动的功耗，降低了功耗。

主权项：1.一种高精度低功耗的CDAC电路，其特征在于，包括分段电容模块、采样开关模块和共模电压发生器模块；所述分段电容模块包括第一电容阵列、第二电容阵列、第三电容阵列、第四电容阵列、第五电容阵列、第六电容阵列、第七电容阵列、第八电容阵列、第一跨接电容、第二跨接电容、第三跨接电容和第四跨接电容；第一跨接电容的第一连接端连接第一电容阵列与第二电容阵列的上极板，第二连接端连接第三电容阵列的上极板，第二跨接电容的第一连接端连接第三电容阵列的上极板，第二连接端连接第四电容阵列的上极板；第三跨接电容的第一连接端连接第五电容阵列与第六电容阵列的上极板，第三跨接电容的第二连接端连接第七电容阵列的上极板；第四跨接电容的第一连接端连接第七电容阵列的上极板，第四跨接电容的第二连接端连接第八电容阵列的上极板；第一采样开关的输入端连接差分输入信号中的VINP信号，输出端连接第一电容阵列与第二电容阵列的电容下极板，当采样完成后，通过第一电容阵列与第二电容阵列的上极板，将采样得到的信号输出给后级电路；第二采样开关的输入端连接差分输入信号中的VINN信号，输出端连接第五电容阵列与第六电容阵列的电容下极板，当采样完成后，通过第五电容阵列和第六电容阵列的上极板，将采样得到的信号输出给后级电路；共模电压发生器模块包括第一共模电压发生器和第二共模电压发生器，第一共模电压发生器和第二共模电压发生器的输入均为外部控制信号；第一共模电压发生器的第一输出端连接第一电容阵列的下极板，第二输出端连接第二电容阵列的下极板；第二共模电压发生器的第一输出端连接第五电容阵列的上极板，第二输出端连接第六电容阵列的上极板。

全文数据：

权利要求：

百度查询： 电子科技大学 一种高精度低功耗的CDAC电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD