申请/专利权人：厦门大学

申请日：2022-05-07

公开（公告）日：2024-05-28

公开（公告）号：CN114679415B

主分类号：H04L47/24

分类号：H04L47/24;H04L47/50;H04L69/16;H04L69/325

优先权：

专利状态码：有效-授权

法律状态：2024.05.28#授权;2022.07.15#实质审查的生效;2022.06.28#公开

摘要：公开了一种满足AXI5‑Lite协议标准的无阻塞banyan网络，包括构成交换网络的多个交换单元，内部设置5种互不干扰的双重传输通道；在交换网络的每个输入口对应设置缓存单元组，主机和从机缓存单元组设置不同数量、不同类型的缓存单元，用于接收来自主机、从机的信号，存储和传输信息包；缓存单元设置多个缓存队列，缓存队列与接收端的数量相同；双重传输通道中设置有调度器，对缓存队列中的待传输信息包分配优先级；对传输通道中的数据信息包设置有效控制位和后续数据位，每个传输通道的传输总线宽和数据信息包长度一致。本发明提出的一种满足AXI5‑Lite协议标准的无阻塞banyan网络，保证了数据资源的非阻塞、高性能、低延迟的传输，并且能够降低网络自身的复杂度。

主权项：1.一种满足AXI5-Lite协议标准的无阻塞banyan网络，包括：构成交换网络的多个交换单元，其中每个交换单元上集结了5个普通交换单元来满足5对不同方向不同属性的AXI通道，所述5对不同方向不同属性的AXI通道中的每个传输通道具有与数据信息包的长度一致的传输总线宽度；主机IO口缓存单元组，其被设置在所述交换网络与主机之间以缓存来自所述主机的将要发送到所述交换网络的信息包，其中所述主机IO口缓存单元组中的每个主机IO口缓存单元内部具有多个主机缓存队列，从机IO口缓存单元组，其被设置在所述交换网络的与从机之间以缓存来自所述从机的将要发送到所述交换网络的信息包，其中所述从机IO口缓存单元组中的每个所述从机IO口缓存单元内部具有多个从机缓存队列;其中，所述主机IO口缓存单元组接受来自所述主机的valid信号以确认所述主机是否要发送数据，所述主机IO口缓存单元组给予主机始终置1的ready信号，使得数据直接传输至主机缓存单元组中，并且所述从机IO口缓存单元组接受来自所述从机的valid信号以确认所述从机是否要发送数据，所述从机IO口缓存单元组给予从机始终置1的ready信号，使得数据直接传输至从机缓存单元中；信息包从主机传送到从机时，一旦交换网络的输出口检测到所述信息包通过，所述交换网络的输出口则给予目的从机所述信息包对应通道的valid信号；所述信息包从从机传送到主机时，一旦交换网络的输出口检测到所述信息包通过，所述交换网络的输出口则给予目的主机所述信息包对应通道的valid信号。

全文数据：

权利要求：

百度查询： 厦门大学 一种满足AXI5-Lite协议标准的无阻塞banyan网络

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD