申请/专利权人：艾尔默斯半导体欧洲股份公司

申请日：2023-06-29

公开（公告）日：2024-06-07

公开（公告）号：CN118157664A

主分类号：H03L7/099

分类号：H03L7/099;H03L7/085;H03L7/10;H03L7/18

优先权：["20220630 DE 102022116363.6","20220630 DE 102022116367.9"]

专利状态码：在审-实质审查的生效

法律状态：2024.06.25#实质审查的生效;2024.06.07#公开

摘要：本发明涉及用于产生高频时钟303的设备，其包括控制器311、第一FLL或PLL调控环323、固定频率基准时钟振荡器1101、输入信号308、分频器比率计算器1110和测量设备509。第一FLL或PLL调控环323具有第一分频器520。固定频率基准时钟振荡器1101产生基准时钟306。测量设备509测量输入信号308中偶尔出现的基准信号并确定相关的有效测量值517。分频器520将高频时钟303以分频比向分频为分频高频时钟521的频率并以第二分频比向分频为辅助时钟1112。分频器比率计算器1110确定辅助时钟1112的测量值并将有效测量值517与辅助时钟1112的测量值比较，并由此确定反映测量值517与辅助时钟1112的测量值之间的比率和或差值的比率值。分频器比率计算器1110根据该偏差改变第一分频器520的目标分频比1111。

主权项：1.一种用于产生高频时钟303的方法，其包括以下步骤：当第二FLL或PLL调控环324启用时，通过所述第二FLL或PLL调控环324根据作为输入信号308的一部分间歇和或偶尔出现的基准信号来产生基准时钟306，并且当所述第二FLL或PLL调控环324停用时，通过所述第二FLL或PLL调控环324根据在所述第二FLL或PLL调控环324的最近启用状态下所述基准信号的状态来产生所述基准时钟306；当第一FLL或PLL调控环323启用时，通过所述第一FLL或PLL调控环323根据所述基准时钟306来产生高频时钟303，并且当所述第一FLL或PLL调控环323停用时，通过所述第一FLL或PLL调控环323根据在所述第一FLL或PLL调控环323的最近启用状态下所述基准信号306的状态来产生所述高频时钟303，其中，所述高频时钟303的频率在数值上大于所述基准时钟306的频率，并且其中，所述高频时钟303的周期时长在数值上小于所述基准时钟306的周期时长；在本发明的设备300的正常状态400中，停用所述第二FLL或PLL调控环324；在本发明的设备300的所述正常状态400中，启用所述第一FLL或PLL调控环323；在所述正常状态400中检测所述输入信号308的一个或多个所述基准信号的来临，或在所述正常状态400中预期到所述输入信号308的一个或多个所述基准信号在预定时间的来临，或在所述正常状态400中通知所述输入信号308的一个或多个所述基准信号的来临；在测量所述输入信号308的同步信号的状态403中，测量所述输入信号308中的用作所述同步信号的所述基准信号，并确定所述输入信号308中的用作所述同步信号的一个或多个所述基准信号的参数的测量值517，其中，所述参数是所述输入信号308中的一个或多个偶尔出现的所述基准信号的频率和或周期时长和或相位；启用所述第二FLL或PLL调控环324，并且使所述第二FLL或PLL调控环324进入到校正所述基准时钟306的频率或周期时长或相位的状态406；以及调控所述基准时钟306的相应参数，直到所述基准时钟的所述相应参数基本上对应于所述输入信号308中的用作所述同步信号的所述基准信号的所述参数的确定值或从中推导出的值；一旦所述基准时钟306的所述相应参数的值基本上对应于所述输入信号308中的用作所述同步信号的所述基准信号的所述参数的确定值或从中推导出的值，则随后停用所述第二FLL或PLL调控环324，并且使所述第二FLL或PLL调控环324返回到所述正常状态400。

全文数据：

权利要求：

百度查询： 艾尔默斯半导体欧洲股份公司 用于产生高频时钟的设备和方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD