申请/专利权人：杭州城芯科技有限公司

申请日：2017-11-07

公开（公告）日：2024-06-07

公开（公告）号：CN107769776B

主分类号：H03L7/18

分类号：H03L7/18;H03L7/087;H03M3/00

优先权：

专利状态码：有效-授权

法律状态：2024.06.07#授权;2020.07.28#著录事项变更;2018.03.30#实质审查的生效;2018.03.06#公开

摘要：本发明公开了一种可降低小数分频频率综合器中高频噪声影响的调制器电路，包括档位选择模块、多级级联调制模块和陷波滤波模块，所述档位选择模块选择小数截取位数以及对应的陷波滤波电路；所述陷波滤波模块在输入小数值进入多级级联调制模块前先进行部分截取，然后在多级级联调制模块处理后通过陷波滤波电路使数值恢复为原先的期望值并降低高频处噪声谱密度；本发明提出一种可降低小数分频频率综合器中高频噪声影响的调制器电路，该调制器电路的可配置的陷波滤波结构，可以减少输出高值出现的频率，另外对高频噪声有额外的滤波效果。

主权项：1.一种可降低小数分频频率综合器中高频噪声影响的调制器电路，其特征在于，包括档位选择模块、多级级联调制模块和陷波滤波模块，所述档位选择模块选择小数截取位数以及对应的陷波滤波电路；所述陷波滤波模块在输入小数值进入多级级联调制模块前先进行部分截取，然后在多级级联调制模块处理后通过陷波滤波电路使数值恢复为原先的期望值并降低高频处噪声谱密度；所述多级级联调制模块包括多个级联的调制器，调制器通过噪声转移对输入小数值进行调制，所述调制器进行噪声转移公式NTFz为： 其中N为档位选择模块的档位，z为Z变换公式的输入复变量，k为求和符号中的变量。

全文数据：一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路技术领域[0001]本发明涉及射频、模拟集成电路领域，更具体的说，它涉及一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路。背景技术[0002]目前，小数分频频率综合器都使用了双模分频器，这不可避免会引入量化噪声和小数杂散。为了解决这个问题，常规是引入Delta-Sigma调制器DSM解决这个问题。该模块可以将系统中的量化误差有效地转化为随机的噪声，并转移到更高的频率上，这些高频的噪声会因为环路的低通滤波特性而被抑制。但使用传统结构的Delta-Sigma调制器进行噪声整形并不能完全消除量化噪声，而且输出的量化噪声幅度较大，一方面当环路带宽较大时，高频噪声不能被环路滤波器压制，将会引起带外噪声性能恶化，另一方面，Delta-Sigma调制器的输出电平变化范围太大会在鉴频鉴相器PFD和电荷栗CP电路中引起更加显著的非线性效应，并增加频率综合器的带内噪声。发明内容[0003]本发明克服了现有技术的不足，提出一种新的可配置的陷波滤波结构，可以减少输出高值出现的频率，另外对高频噪声有额外的滤波效果。[0004]本发明的技术方案如下：[0005]—种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路，包括档位选择模块、多级级联调制模块和陷波滤波模块，所述档位选择模块选择小数截取位数以及对应的陷波滤波电路;所述陷波滤波模块在输入小数值进入多级级联调制模块前先进行部分截取，然后在多级级联调制模块处理后通过陷波滤波电路使数值恢复为原先的期望值并降低高频处噪声谱密度。[0006]进一步的，所述鉴频鉴相器与参考时钟信号的基准频率相连接。[0007]进一步的，该调制器电路还包括鉴频鉴相器、电荷栗、环路滤波器、压控振荡器、分频器、降低高频噪声影响的调制器和双模分频器；[0008]所述鉴频鉴相器与电荷栗的开关处连接，所述电荷栗与环路滤波器串联，所述环路滤波器包括第一电阻、第一电容和第二电容，所述第一电阻和第一电容串联，第一电容的一端接地，所述第二电容一端接地;所述压控振荡器与分频器的一端、双模分频器的一端连接，所述双模分频器与鉴频鉴相器的一端连接，所述降低高频噪声影响的调制器连接在双模分频器上，所述降低高频噪声影响的调制器设置整数分频比和小数分频比的接口。[0009]本发明相比现有技术优点在于:新的可配置的陷波滤波结构，可以减少输出中高值出现的频率，另外对高频噪声有额外的滤波效果，使Delta-Sigma调制器达到更优的噪声抑制能力。可以大幅度减少高值_3、-2、3、4出现的概率;同时对特定频率附近fs2N、fs2N-1等，其中fs为DSM的工作频率）的噪声有一定的滤波效果。附图说明[0010]图1为本发明的结构示意图；[0011]图2为本发明的调制器电路的结构图；[0012]图3为本发明的降低高频噪声影响的调制器与传统调制器的效果对比图；[0013]图4为本发明与传统调制器在输出功率谱密度上的对比图；[00M]图5为本发明与传统频率综合器的系统相位噪声仿真结果的对比图。具体实施方式[0015]下面结合附图和具体实施方式对本发明进一步说明。[0016]如图1所示，一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路，包括档位选择模块、多级级联调制模块和陷波滤波模块，所述档位选择模块选择小数截取位数以及对应的陷波滤波电路，并使整数分频比直接进入多级级联调制模块中。所述陷波滤波模块在输入小数值进入多级级联调制模块前先进行部分截取，然后在多级级联调制模块处理后通过陷波滤波电路使数值恢复为原先的期望值并降低高频处噪声谱密度。所述鉴频鉴相器与参考时钟信号的基准频率相连接。所述降低高频噪声影响的调制器的噪声转移公式NTFz为如下公式（1:[0017][0018]其中N为档位选择模块的档位，z为Z变换公式的输入复变量，k为求和符号中的变量。[0019]如图2所示，该调制器电路还包括鉴频鉴相器、电荷栗、环路滤波器（LPF、压控振荡器VCO、分频器DIV、降低高频噪声影响的调制器和双模分频器。所述鉴频鉴相器与电荷栗的开关处连接，所述电荷栗与环路滤波器串联，所述环路滤波器包括第一电阻、第一电容和第二电容，所述第一电阻和第一电容串联，第一电容的一端接地，所述第二电容一端接地;所述压控振荡器与分频器的一端、双模分频器的一端连接，所述双模分频器与鉴频鉴相器的一端连接，所述降低高频噪声影响的调制器连接在双模分频器上，所述降低高频噪声影响的调制器设置整数分频比和小数分频比的接口。[0020]传统的Delta-Sigma调制器一般采用三阶多级级联调制器结构实现，该调制器可以将系统中的量化误差有效地转化为随机的噪声，并转移到更高的频率上，这些高频的噪声会因为环路的低通滤波特性而被抑制。但使用传统结构的Delta-Sigma调制器进行噪声整形并不能完全消除量化噪声，而且输出的量化噪声幅度较大，一方面当环路带宽较大时，高频噪声不能被环路滤波器压制，将会引起带外噪声性能恶化，另一方面，Delta-Sigma调制器的输出电平变化范围太大会在PFD和CP电路中引起更加显著的非线性效应，并增加频率综合器的带内噪声。[0021]而新型的基于降低高频噪声影响的调制器的档位选择模块可以根据实际需求增加，不限于如图2中所示的四个档位。并根据噪声转移公式NTFz以四档位举例当N为0、1、2、3时，噪声转移公式分别如下：[0022][0026]以N=3的模式为例，新增的陷波滤波模块相当于在输入小数值进入多级级联调制模块前先进行除8操作，然后在多级级联调制模块处理后最后输出前通过噪声转移公式从时域来看相当于对信号进行乘8操作），使数值恢复期望值。从而可以大幅度减少高值-3、-2、3、4出现的概率；同时对特定频率附近tfS2N、fs2N-l等，其中fs为DSM的工作频率）的噪声有一定的滤波效果。其仿真结果如图3至图5所示：[0027]如图3所示，Delta-Sigma调制器传统结构的输出数值范围为-3〜4，加入本发明的改进结构之后，高值-3、_2、3、4出现的概率大大减小，-3和4的出现概率甚至几乎为0。[0028]如图4所示，DeIta-Sigma调制器的传统结构的输出功率谱密度如左图所示，加入本发明的改进结构之后，在特定的频点处会有滤波效果，高频噪声会得到一定程度的抑制。图中所示为N=3的结果，在该模式下，对fs8频率处有将近30dB的滤波效果，对fs4和fs2也有一定的滤波效果。[0029]如图5所示，图左边为采用Delta-Sigma调制器传统结构的频率综合器的系统相位噪声仿真结果，右边为采用本发明结构的频率综合器的系统相位噪声仿真仿真结果。在其他模块和环路参数不变的情况下，引入本发明的结构可以使DSM的高频相位噪声得到很大程度的抑制。[0030]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

权利要求：1.一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路，其特征在于，包括档位选择模块、多级级联调制模块和陷波滤波模块，所述档位选择模块选择小数截取位数以及对应的陷波滤波电路;所述陷波滤波模块在输入小数值进入多级级联调制模块前先进行部分截取，然后在多级级联调制模块处理后通过陷波滤波电路使数值恢复为原先的期望值并降低高频处噪声谱密度。2.根据权利要求1所述的一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路，其特征在于，所述鉴频鉴相器与参考时钟信号的基准频率相连接。3.根据权利要求2所述的一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路，其特征在于，该调制器电路还包括鉴频鉴相器、电荷栗、环路滤波器、压控振荡器、分频器、降低高频噪声影响的调制器和双模分频器；所述鉴频鉴相器与电荷栗的开关处连接，所述电荷栗与环路滤波器串联，所述环路滤波器包括第一电阻、第一电容和第二电容，所述第一电阻和第一电容串联，第一电容的一端接地，所述第二电容一端接地;所述压控振荡器与分频器的一端、双模分频器的一端连接，所述双模分频器与鉴频鉴相器的一端连接，所述降低高频噪声影响的调制器连接在双模分频器上，所述降低高频噪声影响的调制器设置整数分频比和小数分频比的接口。

百度查询： 杭州城芯科技有限公司 一种可降低小数分频频率综合器中高频噪声影响的调制器电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD