申请/专利权人:广州安凯微电子股份有限公司;清华大学深圳国际研究生院
申请日:2024-03-14
公开(公告)日:2024-06-14
公开(公告)号:CN118199568A
主分类号:H03K3/037
分类号:H03K3/037;H03K3/012;H04B1/40
优先权:
专利状态码:在审-公开
法律状态:2024.06.14#公开
摘要:本申请涉及一种时钟产生电路、收发机和无线通信设备,该时钟产生电路包括:多个首尾交叉的逻辑门级,每一个逻辑门级中包括相互串联的第一逻辑门和第二逻辑门,第一逻辑门包括第一晶体管和第二晶体管,第一晶体管和第二晶体管连接的中点与第二逻辑门的输入端连接,第二逻辑门的输出端与下一个第一逻辑门的输入端连接。该时钟产生电路的整体结构较为简单,降低了时钟产生电路在工作过程中的功耗。
主权项:1.一种时钟产生电路,其特征在于,所述时钟产生电路包括:多个首尾交叉的逻辑门级,每一个逻辑门级中包括相互串联的第一逻辑门和第二逻辑门,所述第一逻辑门包括第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管连接的中点与所述第二逻辑门的输入端连接,所述第二逻辑门的输出端与下一个第一逻辑门的输入端连接。
全文数据:
权利要求:
百度查询: 广州安凯微电子股份有限公司;清华大学深圳国际研究生院 时钟产生电路、收发机和无线通信设备
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。